[發明專利]一種FPGA加速器、網絡參數測量系統、方法及介質

有效

• 申請號: 202110441197.2
• 申請日: 2021-04-23
• 公開（公告）號: CN113141281B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 郭巍;劉偉;徐亞明
• 申請（專利權）人: 山東英信計算機技術有限公司
• 主分類號: H04L43/08
• 分類號: H04L43/08;H04L43/50;H04L69/22
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張春輝

1.一種FPGA加速器，其特征在于，包括：

寄存器讀寫通道模塊，用于連接服務器CPU，獲取所述服務器CPU生成的網絡參數測量指令以及測量配置信息，并將測試結果傳輸至所述服務器CPU；

基于Iperf協議搭建的應用程序模塊，所述應用程序模塊與所述寄存器讀寫通道模塊連接，配置有服務端模塊和客戶端模塊兩種工作模塊；所述客戶端模塊用于根據所述測量配置信息生成任務數據，將所述任務數據發送至TCP/UDP模塊，并根據接收到的測試反饋數據進行網絡參數性能分析，生成所述測試結果；所述服務端模式用于接收并響應測試數據；

所述TCP/UDP模塊用于對接收到的所述任務數據基于TCP或UDP協議進行發送處理，將生成的TCP/UDP幀發送至IP模塊；對接收到的TCP/UDP幀進行TCP或UDP協議接收處理，并將生成的測試反饋數據發送至所述應用程序模塊；

所述IP模塊用于對收發數據進行IP幀的重組和分段處理，將MAC模塊發送的MAC幀重組為TCP/UDP幀，將所述TCP/UDP模塊發送的TCP/UDP幀分段為MAC幀；

所述MAC模塊用于基于以太網MAC層協議發送以及接收MAC幀，并將接收到的MAC幀發送至所述IP模塊；

并且，所述FPGA加速器還包括：一端連接所述TCP/UDP模塊、所述IP模塊以及所述MAC模塊，另一端連接所述服務器CPU的高速傳輸模塊，所述高速傳輸模塊用于通過多隊列的DMA技術將所述測試結果、所述TCP/UDP幀以及所述IP幀傳輸至所述服務器CPU。

2.根據權利要求1所述的FPGA加速器，其特征在于，所述TCP/UDP模塊包括：接收引擎、發送引擎、分別連接所述接收引擎以及所述發送引擎的狀態表模塊、端口表模塊、會話表模塊以及定時器模塊；

其中，所述接收引擎用于接收并存儲的所述TCP/UDP幀；

所述發送引擎用于接收并存儲待發送的所述任務數據；

所述狀態表模塊用于跟蹤每個TCP連接的狀態；

所述端口表模塊用于記錄接收到的所述TCP/UDP幀的數據來源的端口號和待發送的所述任務數據的目的端口號；

所述會話表模塊用于記錄處于活動狀態的連接，維護數據接收和發送狀態；

所述定時器模塊用于維護定時信號，根據所述定時信號觸發定時處理的動作。

3.根據權利要求1所述的FPGA加速器，其特征在于，所述IP模塊包括：入包解析模塊、與所述入包解析模塊連接的入包重組模塊、出包封裝模塊、與所述出包封裝模塊連接的出包分段模塊、分別與所述入包解析模塊以及所述出包封裝模塊連接的ARP模塊以及ICMP模塊；

其中，所述入包解析模塊用于對接收到的MAC幀進行解析，得到解析數據；

所述入包重組模塊用于根據所述解析數據合成TCP幀，并從所述TCP幀中提取Iperf協議發送的數據；

所述出包分段模塊用于將待發送的TCP幀分割為滿足以太網MTU的IP幀；

所述出包封裝模塊用于將所述出包分段模塊輸出的所述IP幀封裝MAC幀頭，得到MAC幀；

所述ARP模塊用于處理接收到的ARP請求幀和發送ARP應答幀，管理ARP和IP地址綁定表，響應查詢ARP的指令；

所述ICMP模塊用于響應ICMP請求幀，發送ICMP應答幀。

4.根據權利要求1所述的FPGA加速器，其特征在于，所述寄存器讀寫通道模塊具體為：AXI-Lite橋接模塊，所述AXI-Lite橋接模塊的一端用于連接所述服務器CPU的PCIE接口的CQ/CC接口，另一端連接于所述應用程序模塊。

5.根據權利要求1所述的FPGA加速器，其特征在于，所述高速傳輸模塊具體為：QDMA模塊，所述QDMA模塊連接所述服務器CPU的PCIE接口的RQ/RC接口。