[發(fā)明專利]NAND讀取命令的動態(tài)延遲有效
| 申請?zhí)枺?/td> | 202110441080.4 | 申請日: | 2019-10-29 |
| 公開(公告)號: | CN113035257B | 公開(公告)日: | 2022-05-24 |
| 發(fā)明(設(shè)計)人: | D·A·帕爾默 | 申請(專利權(quán))人: | 美光科技公司 |
| 主分類號: | G11C16/26 | 分類號: | G11C16/26;G11C16/32;G06F3/06;G06F12/02;G06F13/16;G11C16/04 |
| 代理公司: | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 王龍 |
| 地址: | 美國愛*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | nand 讀取 命令 動態(tài) 延遲 | ||
本申請涉及NAND讀取命令的動態(tài)延遲。在一些實(shí)例中公開通過在發(fā)布命令之前引入延遲來提高讀取命令可以并行執(zhí)行的幾率從而增加讀取處理量的方法、系統(tǒng)、存儲器裝置和機(jī)器可讀媒體。在接收到讀取命令后,如果在裸片的給定部分(例如,平面或平面群組)的命令隊列中不存在其它讀取命令,那么控制器可以使用定時器延遲發(fā)布所述讀取命令達(dá)一延遲時段。如果在所述延遲時段期間接收到合格讀取命令,那么使用多平面讀取并行發(fā)布延遲命令和最新接收到的命令。如果在所述延遲時段期間沒有接收到合格讀取命令,那么在所述延遲時段到期之后發(fā)布所述讀取命令。
本申請為分案申請,其母案發(fā)明名稱為“NAND讀取命令的動態(tài)延遲”、申請日為2019年10月29日、申請?zhí)枮?01911039038.9。
技術(shù)領(lǐng)域
本公開大體上涉及存儲器裝置,且具體地說,涉及存儲器裝置的讀取命令。
背景技術(shù)
存儲器裝置通常被提供為計算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器,包含易失性和非易失性存儲器。
易失性存儲器需要電力來維持其數(shù)據(jù),且包含隨機(jī)存取存儲器(RAM)、動態(tài)隨機(jī)存取存儲器(DRAM)或同步動態(tài)隨機(jī)存取存儲器(SDRAM)等等。
非易失性存儲器可在不被供電時保持所存儲的數(shù)據(jù),且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態(tài)RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器,例如相變隨機(jī)存取存儲器(PCRAM)、電阻式隨機(jī)存取存儲器(RRAM)、磁阻式隨機(jī)存取存儲器(MRAM)或3D XPointTM存儲器等等。
快閃存儲器用作用于廣泛范圍的電子應(yīng)用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性和低功耗的單晶體管浮動?xùn)艠O或電荷阱存儲器單元的一或多個群組。
兩個常見類型的快閃存儲器陣列架構(gòu)包含NAND和NOR架構(gòu),以每一者的基本存儲器單元配置所布置的邏輯形式來命名。存儲器陣列的存儲器單元通常布置成矩陣。在實(shí)例中,陣列的一行中的每個浮動?xùn)艠O存儲器單元的柵極耦合到存取線(例如,字線)。在NOR架構(gòu)中,陣列的一列中的每個存儲器單元的漏極耦合到數(shù)據(jù)線(例如,位線)。在NAND架構(gòu)中,陣列的一串中的每個存儲器單元的漏極以源極到漏極方式一起串聯(lián)耦合在源極線與位線之間。
NOR和NAND架構(gòu)半導(dǎo)體存儲器陣列均通過解碼器來存取,所述解碼器通過選擇耦合到特定存儲器單元的柵極的字線來激活特定存儲器單元。在NOR架構(gòu)半導(dǎo)體存儲器陣列中,一旦被激活,選定存儲器單元便使其數(shù)據(jù)值置于位線上,從而依據(jù)特定單元經(jīng)編程的狀態(tài)而使不同電流流動。在NAND架構(gòu)半導(dǎo)體存儲器陣列中,將高偏置電壓施加到漏極側(cè)選擇柵極(SGD)線。以指定傳遞電壓(例如,Vpass)驅(qū)動耦合到每一群組的未選定存儲器單元的柵極的字線,以使每一群組的未選定存儲器單元作為傳遞晶體管操作(例如,以不受其所存儲的數(shù)據(jù)值限制的方式傳遞電流)。電流隨后從源極線通過每個串聯(lián)耦合的群組流動到位線,僅受每個群組中的選定存儲器單元限制,從而使選定存儲器單元的當(dāng)前經(jīng)編碼數(shù)據(jù)值置于位線上。
NOR或NAND架構(gòu)半導(dǎo)體存儲器陣列中的每個快閃存儲器單元可個別地或共同地編程到一個或數(shù)個經(jīng)編程狀態(tài)。例如,單層級單元(SLC)可表示兩個經(jīng)編程狀態(tài)(例如,1或0)中的一個,表示一個數(shù)據(jù)位。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美光科技公司,未經(jīng)美光科技公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110441080.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 動態(tài)矢量譯碼方法和動態(tài)矢量譯碼裝置
- 動態(tài)口令的顯示方法及動態(tài)令牌
- 動態(tài)庫管理方法和裝置
- 動態(tài)令牌的身份認(rèn)證方法及裝置
- 令牌、動態(tài)口令生成方法、動態(tài)口令認(rèn)證方法及系統(tǒng)
- 一種動態(tài)模糊控制系統(tǒng)
- 一種基于動態(tài)信號的POS機(jī)和安全保護(hù)方法
- 圖像動態(tài)展示的方法、裝置、系統(tǒng)及介質(zhì)
- 一種基于POS機(jī)聚合碼功能分離顯示動態(tài)聚合碼的系統(tǒng)
- 基于動態(tài)口令的身份認(rèn)證方法、裝置和動態(tài)令牌





