[發明專利]一種I型柵的MOS器件及其制備方法

有效

• 申請號: 202110437726.1
• 申請日: 2021-04-22
• 公開（公告）號: CN113130635B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 陳利
• 申請（專利權）人: 廈門芯一代集成電路有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/06;H01L29/10;H01L29/417;H01L29/78;H01L21/04;H01L21/336;H01L21/28
• 代理公司: 廈門荔信律和知識產權代理有限公司 35282
• 代理人: 楊光

本發明公開了一種I型柵的MOS器件及其制備方法，其包括：N型襯底，P型阱區，N型輕摻雜區，P型重摻雜源/漏極區，N型重摻雜源/漏極區，高K絕緣區，柵極多晶硅區，柵極電極，第一源/漏極電極和第二源/漏極電極；其中N型襯底的中間設有I型柵結構，N型襯底的上表面和下表面都設有P型阱區，P型阱區是以N型襯底的中心線上下對稱，P型阱區上都設有N型輕摻雜區，N型輕摻雜區上都設有N型重摻雜源/漏極區，N型重摻雜源/漏極區連接有P型重摻雜源/漏極區；I型柵結構包括高K絕緣區和柵極多晶硅區，高K絕緣區上設有柵極多晶硅區，所述柵極多晶硅區上設有柵極電極，N/P型重摻雜源/漏極區上設有源/漏極電極。

技術領域

本發明涉及半導體功率技術領域，具體涉及一種I型柵的MOS器件及其制備方法。

背景技術

功率半導體器件是任何電子系統不可缺少的電子器件，其主要應用在各種電源和驅動負載上。隨著功率半導體器件的更新換代，新型功率半導體器件逐漸向實現節能、節材、環保和微型化等效益方面發展。

目前，傳統的MOS器件有平面型MOS器件、槽柵型MOS器件、分裂柵型MOS器件和超結MOS器件。傳統平面型VDMOS存在JFET區域，擁有JFET頸區電阻，會使溝道電阻所占比例明顯增大；傳統槽柵VDMOS可以消除傳統平面柵VDMOS中存在的JFET區域，增大了器件的溝道密度，降低了器件的比導通電阻，但傳統的槽柵VDMOS具有很大的柵漏交疊電容，影響了器件的電學性能；因此為了降低柵漏電容、改善槽柵VDMOS的電學性能，分裂柵結構被提出；傳統的超結MOS器件雖然導通速度快和開關損耗低等優點被廣泛關注，但傳統的超結MOS器件具有較大的柵溝道導通電阻；以上傳統的MOS器件都是由一個整體柵極實現一個器件的運行，使得器件的結構單一。

碳化硅材料有著優異的電學性能，如較大的禁帶寬度、較高的熱導率、較高的電子飽和漂移速度以及較高的臨界擊穿電場，使其在高溫、高頻、大功率、抗輻射應用場合下成為十分理想的半導體材料。碳化硅半導體材料在電力領域中被廣泛應用于制備大功率電子器件。

因此，亟待一種I型柵的MOS器件，可以實現一個柵極驅動兩個MOS器件。

發明內容

本發明所要解決的技術問題是：提供一種I型柵的MOS器件及其制備方法，利用SiC的耐高溫、高臨界電場和高熱電導率等特性，對其進行MOS器件的制備；采用I型柵結構，可以實現一個柵極驅動兩個MOS溝道的導通和截止；采用MOS器件的上、下源/漏電極，可以實現MOS器件的縱向工作；采用N型輕摻雜區，可以降低MOS器件的比導通電阻；采用高K絕緣區，可以提高MOS器件的耐壓性能；采用I型柵結構兩側的MOS不同的摻雜濃度，可以實現同一柵極驅動不同MOS器件。

為了解決上述技術問題，本發明的技術方案具體如下：

一種I型柵的MOS器件，所述器件包括：N型襯底，第一P型阱區，第二P型阱區，第一N型輕摻雜區，第二N型輕摻雜區，第一P型重摻雜源/漏極區，第二P型重摻雜源/漏極區，第一N型重摻雜源/漏極區，第二N型重摻雜源/漏極區，高K絕緣區，柵極多晶硅區，柵極電極，第一源/漏極電極和第二源/漏極電極；

進一步地，所述N型襯底的中間設有I型柵結構，所述N型襯底的上表面和下表面都設有所述第一P型阱區和第二P型阱區，所述第一P型阱區是以所述N型襯底的中心線上下對稱，所述第二P型阱區是以所述N型襯底的中心線上下對稱，所述第一P型阱區和第二P型阱區與所述I型柵結構相接觸，且所述第一P型阱區和第二P型阱區分別設置在所述I型柵結構的兩側，所述第一P型阱區上都設有所述第一N型輕摻雜區，所述第二P型阱區都設有所述第二N型輕摻雜區，所述第一N型輕摻雜區上都設有所述第一N型重摻雜源/漏極區，所述第一N型重摻雜源/漏極區在遠離所述I型柵結構的一側連接有第一P型重摻雜源/漏極區，所述第二N型輕摻雜區上都設有所述第二N型重摻雜源/漏極區，所述第二N型重摻雜源/漏極區在遠離所述I型柵結構的一側連接有第二P型重摻雜源/漏極區。