[發(fā)明專(zhuān)利]移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110437301.0
• 申請(qǐng)日: 2021-04-22
• 公開(kāi)（公告）號(hào): CN113178221A
• 公開(kāi)（公告）日: 2021-07-27
• 發(fā)明（設(shè)計(jì)）人: 王鑄;石領(lǐng);劉珂
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司;成都京東方光電科技有限公司
• 主分類(lèi)號(hào): G11C19/28
• 分類(lèi)號(hào): G11C19/28;G09G3/3266
• 代理公司: 北京中博世達(dá)專(zhuān)利商標(biāo)代理有限公司 11274
• 代理人: 申健

本公開(kāi)提供了一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置，涉及顯示技術(shù)領(lǐng)域，能夠滿(mǎn)足LTPO像素驅(qū)動(dòng)電路的驅(qū)動(dòng)需求。該移位寄存器中的第一輸入子電路在第一時(shí)鐘信號(hào)的控制下，將輸入信號(hào)傳輸至第一節(jié)點(diǎn)；第二輸入子電路在第一時(shí)鐘信號(hào)的控制下，將第一電壓信號(hào)傳輸至第二節(jié)點(diǎn)；第一控制子電路在第二節(jié)點(diǎn)的電壓的控制下，將第二時(shí)鐘信號(hào)傳輸至第三節(jié)點(diǎn)；第二控制子電路在第三時(shí)鐘信號(hào)的控制下，將第一電壓信號(hào)傳輸至第四節(jié)點(diǎn)；去噪子電路在第四節(jié)點(diǎn)的電壓的控制下，將第一電壓信號(hào)傳輸至信號(hào)輸出端；輸出子電路在第三節(jié)點(diǎn)的電壓的控制下，將來(lái)自第二電壓信號(hào)傳輸至信號(hào)輸出端。本公開(kāi)用于顯示裝置。

技術(shù)領(lǐng)域

本公開(kāi)涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。

背景技術(shù)

在像素驅(qū)動(dòng)電路中，掃描晶體管與復(fù)位晶體管大部分時(shí)間都是關(guān)閉的，需要較低的漏電速度；開(kāi)關(guān)晶體管和驅(qū)動(dòng)晶體管大部分時(shí)間都是開(kāi)啟的，需要較高的電荷遷移率。結(jié)合氧化物薄膜晶體管(英文：Thin Film Transistor，簡(jiǎn)稱(chēng)TFT)在低刷新率下的穩(wěn)定性高和制作成本較低的優(yōu)點(diǎn)，以及低溫多晶硅TFT高電荷遷移率的優(yōu)點(diǎn)，產(chǎn)生了低溫多晶氧化物(英文：Low Temperature Polycrystalline Oxide，簡(jiǎn)稱(chēng)LTPO)像素驅(qū)動(dòng)電路。

在LTPO像素驅(qū)動(dòng)電路中，掃描晶體管與復(fù)位晶體管采用N型的氧化物TFT，開(kāi)關(guān)晶體管和驅(qū)動(dòng)晶體管采用低溫多晶硅TFT，這樣可以以低生產(chǎn)成本實(shí)現(xiàn)高的電荷遷移率、穩(wěn)定性和可擴(kuò)展性。

發(fā)明內(nèi)容

一方面，提供了一種移位寄存器。所述移位寄存器包括第一輸入子電路、第二輸入子電路、第一控制子電路、第二控制子電路、去噪子電路和輸出子電路。

所述第一輸入子電路與第一時(shí)鐘信號(hào)端、信號(hào)輸入端、和第一節(jié)點(diǎn)耦接；所述第一輸入子電路被配置為，在來(lái)自所述第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)的控制下，將來(lái)自所述信號(hào)輸入端的輸入信號(hào)傳輸至所述第一節(jié)點(diǎn)。

所述第二輸入子電路與所述第一時(shí)鐘信號(hào)端、第一電壓信號(hào)端、和第二節(jié)點(diǎn)耦接；所述第二輸入子電路被配置為，在來(lái)自所述第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)的控制下，將來(lái)自所述第一電壓信號(hào)端的第一電壓信號(hào)傳輸至所述第二節(jié)點(diǎn)。

所述第一控制子電路與第二時(shí)鐘信號(hào)端、所述第二節(jié)點(diǎn)、和第三節(jié)點(diǎn)耦接；所述第一控制子電路被配置為，在所述第二節(jié)點(diǎn)的電壓的控制下，將來(lái)自所述第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)傳輸至所述第三節(jié)點(diǎn)。

所述第二控制子電路與第三時(shí)鐘信號(hào)端、所述第一電壓信號(hào)端、和第四節(jié)點(diǎn)耦接；所述第二控制子電路被配置為，在來(lái)自所述第三時(shí)鐘信號(hào)端的第三時(shí)鐘信號(hào)的控制下，將來(lái)自所述第一電壓信號(hào)端的第一電壓信號(hào)傳輸至所述第四節(jié)點(diǎn)。

所述去噪子電路與所述第一電壓信號(hào)端、所述第四節(jié)點(diǎn)、和信號(hào)輸出端耦接；所述去噪子電路被配置為，在所述第四節(jié)點(diǎn)的電壓的控制下，將來(lái)自所述第一電壓信號(hào)端的第一電壓信號(hào)傳輸至所述信號(hào)輸出端。

所述輸出子電路與第二電壓信號(hào)端、所述第三節(jié)點(diǎn)、和信號(hào)輸出端耦接；所述輸出子電路被配置為，在所述第三節(jié)點(diǎn)的電壓的控制下，將來(lái)自所述第二電壓信號(hào)端的第二電壓信號(hào)傳輸至所述信號(hào)輸出端。