[發明專利]一種基于存內計算的混合基快速傅里葉變換計算電路

有效

• 申請號: 202110436350.2
• 申請日: 2021-04-22
• 公開（公告）號: CN113378109B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 黃科杰;劉潤;沈海斌
• 申請（專利權）人: 浙江大學;之江實驗室
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 林超

1.一種基于存內計算的混合基快速傅里葉變換計算電路，其特征在于：

包括存內計算陣列、存儲模塊、地址生成模塊和數據流控制模塊；

數據流控制模塊，分別和地址生成模塊和存儲模塊相連接，產生整個混合基快速傅里葉變換計算電路計算所需的數據流控制時序信號并發送到地址生成模塊和存儲模塊，由地址生成模塊結合存儲模塊控制計算數據經存內計算核的輸入輸出處理；

存內計算核，和存儲模塊相連接，用于接收來自存儲模塊的數據進行傅里葉變換運算獲得結果并返回發送到存儲模塊；

存儲模塊，存儲進行原始數據和存內計算核在每一級計算過程中所產生的數據；

地址生成模塊，和存儲模塊連接，產生存內計算核在每一級計算過程中所需用的數據在存儲模塊中的地址，發送到存儲模塊使得存儲模塊按照地址中的數據發送到存內計算核；

所述的存內計算核分成了用于對64點數數據運算的一個第一存內計算陣列、用于對32點數數據運算的兩個第二存內計算陣列、用于對16點數數據運算的四個第三存內計算陣列和用于對8點數數據運算的八個第四存內計算陣列；兩個第二存內計算陣列在位線上連接后和第一存內計算陣列在比特線上連接，每兩個第三存內計算陣列在位線上連接后和一個第二存內計算陣列在比特線上連接，每兩個第四存內計算陣列在位線上連接后和一個第三存內計算陣列在比特線上連接；

所述存儲模塊中所需運算的計算數據的點數分為2的冪次方，表示為2ⁿ，n為大于3的正整數；所需運算的計算數據的總點數劃分為由8點數、16點數、32點數和64點數中之一或者多個組合所形成的相乘關系，進而將劃分后的各組成點數對應的數據從存儲模塊發送到存內計算核中用于相同點數數據運算的存內計算陣列中進行。

2.根據權利要求1所述的一種基于存內計算的混合基快速傅里葉變換計算電路，其特征在于：存內計算陣列由多個存內計算單元以行、列地陣列連接構成，同一列的存內計算單元均連接到同一位線上，同一行的存內計算單元均連接到同一比特線上，同一列的存內計算單元串接后接收外部輸入的旋轉因子，旋轉因子賦值到各個存內計算單元中；各位線連接接收來自存儲模塊的輸入數據，每一位線連接接收輸入數據中的一個，每一比特線連接兩個數模轉換器后輸出運算結果數據。