[發明專利]基于超聲系統實現FPGA同步器的實現方法

有效

• 申請號: 202110435565.2
• 申請日: 2021-04-22
• 公開（公告）號: CN113381830B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 黎康
• 申請（專利權）人: 聚融醫療科技（杭州）有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 周希良

本發明屬于通信技術領域，具體涉及基于超聲系統實現FPGA同步器的實現方法。包括如下步驟：把存儲器BRAM劃分為同等資源的兩塊區域。在PRT脈沖到來時把第一條發射線參數存放至第一塊區域；在所有通道開始接收AFE采樣輸出的回波信號數據時，將第一塊區域的實時參數，拷貝到第二塊區域中，并在波束合成開始時從第二塊區域取出所需參數；在下一個PRT脈沖到來時，把下一條發射線參數下發至BRAM第一塊區域；不斷重復上述步驟，直至取出最后一條發射線參數，實現發射線參數的同步。本發明利用了最小的FPGA資源和最簡潔的代碼方式實現了FPGA同步器，具有簡潔高效、布局布線更優化的特點。

技術領域

本發明屬于通信技術領域，具體涉及基于超聲系統實現FPGA同步器的實現方法。

背景技術

超聲成像系統中一幅圖像的產生過程可以分為三步：產生和發射超聲波、接收回波以及處理回波。目前的超聲成像多采用陣列來產生多通道超聲波，利用發射波束合成對不同的陣元施加不同的延時，使焦點處每路超聲波同相位。其中，波束合成技術直接決定了超聲圖像質量，且整個超聲系統是周期性實時檢測、實時成像的。而波束合成開始前需要軟件對FPGA下發大量的實時寄存器，此時寄存器的同步處理顯得至關重要。

然而，目前利用傳統的Verilog編程語言的case語句進行尋址，實現寄存器同步處理，存在代碼臃腫，且在進行布局布線的時候容易繞線，導致出現編譯時間久、時序不穩定的問題。

因此，設計一種簡潔高效、布局布線更優化的寄存器同步方法，就顯得十分必要。

例如，申請號為CN201610137207.2的中國發明專利所述的同步信號傳輸方法及裝置、FPGA，包括：FPGA中的采樣寄存器接收從FPGA的輸入管腳傳輸的同步信號以及對該同步信號進行采樣，該采樣寄存器為FPGA中預設位置的寄存器；其中，從FPGA的輸入管腳傳輸的同步信號是由該FPGA外部的時鐘芯片，根據需要發送給該FPGA的參考時鐘信號，對該同步信號的相位進行設置后發送給所述FPGA的輸入管腳的；采樣寄存器通過預先設置的滿足預設時序要求的每一信號傳輸路徑，將采樣后的同步信號發送給FPGA中的使用該同步信號的每一寄存器。雖然用以保證在FPGA內部對同步信號采樣以及使用的正確性，進而保證整個鏈路數據傳輸的正確性，但是其缺點在于，仍然存在代碼臃腫，布局布線容易繞線，導致出現編譯時間久和時序不穩定的問題。

發明內容

本發明是為了克服現有技術中，目前利用傳統的Verilog編程語言的case語句進行尋址，實現寄存器同步處理，存在代碼臃腫，且在進行布局布線的時候容易繞線，導致出現編譯時間久、時序不穩定的問題，提供了一種簡潔高效、布局布線更優化的基于超聲系統實現FPGA同步器的實現方法。

為了達到上述發明目的，本發明采用以下技術方案：

基于超聲系統實現FPGA同步器的實現方法，包括如下步驟：

S1，開啟超聲軟件，所述超聲軟件對FPGA不斷發出PRT脈沖；

S2，所述FPGA內部設有存儲器BRAM，將存儲器BRAM劃分為第一區域和第二區域，在FPGA接收到第一個PRT脈沖之前，所述超聲軟件將超聲圖像的第一條發射線參數下發至FPGA內部存儲器BRAM的第一區域；

S3，當FPGA接收到超聲軟件發出的第一個PRT脈沖時，所述FPGA自動把第一區域的發射線參數拷貝至第二區域；

S4，在FPGA接收延時完成后，所述FPGA把第二區域存放的第一條發射線參數取出，用于后續的波束合成；

S5，在FPGA接收到第二個PRT脈沖之前，所述超聲軟件將超聲圖像的第二條發射線參數下發至FPGA內部存儲器BRAM的第一區域，且將上一條發射線參數覆蓋；

S6，當FPGA接收到超聲軟件發出的第二個PRT脈沖時，所述FPGA自動把第一區域的發射線參數拷貝至第二區域；