[發明專利]一種二維異質結陣列器件及其制備方法

有效

• 申請號: 202110433616.8
• 申請日: 2021-04-20
• 公開（公告）號: CN113284889B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 李東;朱晨光;朱小莉;潘安練
• 申請（專利權）人: 湖南大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/24;H01L29/778;H01L21/8232
• 代理公司: 長沙市融智專利事務所(普通合伙) 43114
• 代理人: 鐘丹

1.一種二維半導體異質結陣列器件的制備方法，其特征在于，?包括如下步驟：

1）采用氣相沉積法于襯底上制備WSe₂/SnS₂二維異質結材料，所述WSe₂/SnS₂二維異質結材料中，上層SnS₂將下層WSe₂完全覆蓋，

2）在WSe₂/SnS₂二維異質結材料上制備陣列化金屬電極；

3）利用Plasma刻蝕，將任意兩組電極之間的WSe₂/SnS₂二維異質結材料去除；將任意兩組電極之間的WSe₂/SnS₂二維異質結材料去除的過程為，在WSe₂/SnS₂二維異質結材料上旋涂PMMA膠并烘干，利用電子束曝光的方法在特定位置曝出圖案，之后顯影、定影，將任意兩組電極之間的WSe₂/SnS₂二維異質結材料裸露出來，再進行Plasma刻蝕，從而除去該部分任意兩組電極之間的WSe₂/SnS₂二維異質結材料；步驟3）中，Plasma刻蝕的參數為：刻蝕功率為High?power；刻蝕時間為1-2min；刻蝕氣體選用N₂和O₂的混合氣體，氣體流速均為0.4-0.6NL/min；

4）利用Plasma刻蝕，將源極電極與漏極電極之間的溝道上的SnS₂材料去除，即獲得二維半導體異質結陣列器件；步驟4）中，Plasma刻蝕的參數為：?Low?power；刻蝕時間為10-20s；刻蝕氣體選用N₂和O₂的混合氣體，氣體流速為0.4-0.6?NL/min；

所述二維半導體異質結陣列器件，包含襯底、位于襯底上的溝道材料層陣列，間隔的位于每個溝道材料層上的兩個接觸層，以及分別位于兩個接觸層上的源極電極和漏極電極，溝道材料層與接觸層為一體成型的WSe₂/SnS₂異質結材料，其中溝道材料層的材料為WSe₂材料，接觸層的材料為SnS₂材料；所述WSe₂材料為兩層，所述SnS₂材料為單層。

2.根據權利要求1所述的一種二維半導體異質結陣列器件的制備方法，其特征在于：步驟1）中，先采用物理氣相沉積法于SiO₂/Si襯底表面沉積獲得WSe₂材料，再采用化學氣相沉積法在WSe₂材料表面生長SnS₂材料，獲得WSe₂/SnS₂二維異質結材料。

3.根據權利要求1所述的一種二維半導體異質結陣列器件的制備方法，其特征在于：步驟1）中，所述WSe₂/SnS₂二維異質結材料的邊長為200-600?μm。

4.根據權利要求1所述的一種二維半導體異質結陣列器件的制備方法，其特征在于：步驟2）中，利用電子束曝光將設計好的陣列化電極定點曝光在步驟1）所得的WSe₂/SnS₂二維異質結材料上，并經過熱蒸發鍍膜、剝離工藝、加工于WSe₂/SnS₂二維異質結材料表面形成陣列化的源極電極和漏極電極。

5.根據權利要求1所述的一種二維半導體異質結陣列器件的制備方法，其特征在于：所述源極電極和漏極電極的寬度為5-10?μm，所述源極電極和漏極電極之間的導電溝道長度為5-10?μm，寬度為5-10?μm。