[發(fā)明專利]一種基于FPGA的電光調(diào)制器偏置電壓自動控制裝置

有效

• 申請?zhí)枺?/td>: 202110432107.3
• 申請日: 2021-04-21
• 公開（公告）號: CN113204133B
• 公開（公告）日: 2023-06-30
• 發(fā)明（設(shè)計(jì)）人: 馬勝利;孫巧英;孔令兵;姚李剛;唐才杰;潘亮;吳海濤;王宇;高騰宇
• 申請（專利權(quán)）人: 北京航天控制儀器研究所
• 主分類號: G02F1/03
• 分類號: G02F1/03
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 胡健男

1.一種基于FPGA的電光調(diào)制器偏置電壓自動控制裝置，其特征在于包括：光電探測器(1)、跨阻放大電路(3)、A/D采集模塊(4)、主控FPGA(5)、D/A轉(zhuǎn)換模塊(6)和偏置電壓調(diào)理電路(7)；

跨阻放大電路(3)中具有數(shù)字電位器(2)；數(shù)字電位器(2)用作跨阻放大電路(3)中的跨阻；

外部電光調(diào)制器輸出光信號，由分光片將輸出光信號功率的5％輸入至光電探測器(1)，由光電探測器(1)進(jìn)行光電轉(zhuǎn)換，產(chǎn)生光電流信號，送至跨阻放大電路(3)；

主控FPGA(5)向數(shù)字電位器(2)發(fā)出控制指令，數(shù)字電位器(2)根據(jù)主控FPGA(5)的控制指令，調(diào)整跨阻放大電路(3)中的跨阻值；

跨阻放大電路(3)根據(jù)調(diào)整后的跨阻值將光電流信號轉(zhuǎn)換為模擬光電壓信號，送至A/D采集模塊(4)，主控FPGA(5)控制A/D采集模塊(4)采集模擬光電壓信號進(jìn)行模數(shù)轉(zhuǎn)換后形成數(shù)字光電壓信號，作為反饋控制的輸入；主控FPGA(5)通過反饋控制，驅(qū)動D/A轉(zhuǎn)換模塊(6)產(chǎn)生偏置電壓信號，然后由偏置電壓調(diào)理電路(7)對偏置電壓信號進(jìn)行幅度線性放大后，輸出至電光調(diào)制器，使電光調(diào)制器工作在最佳工作點(diǎn)；

主控FPGA(5)包括：DDS數(shù)字信號發(fā)生器(501)、數(shù)據(jù)選通器(502)、數(shù)字加法器(503)、D/A控制模塊(504)，偏置電壓反饋控制模塊(505)、A/D控制模塊(506)、帶通濾波器(507)、互相關(guān)運(yùn)算模塊(508)；

DDS數(shù)字信號發(fā)生器(501)產(chǎn)生直流偏置信號V_bias和正弦擾動信號V_sin；

數(shù)據(jù)選通器(502)具有輸入端1、輸入端2、選通端、輸出端；

數(shù)字加法器(503)具有輸入端1、輸入端2、輸出端；

偏置電壓反饋控制模塊(505)具有輸入端1、輸入端2、輸出端；

互相關(guān)運(yùn)算模塊(508)具有輸入端1、輸入端2、輸出端；

產(chǎn)生的直流偏置信號V_bias為完全相同的兩路，分別為信號V_bias1和V_bias2：信號V_bias1連接至數(shù)據(jù)選通器(502)輸入端1，信號V_bias2連接至數(shù)字加法器(503)輸入端1；產(chǎn)生的正弦擾動信號V_sin為完全相同的兩路，分別為：信號V_sin1和V_sin2；信號V_sin1連接至數(shù)字加法器(503)輸入端2，信號V_sin2連接至互相關(guān)運(yùn)算模塊(508)輸入端1，數(shù)字加法器(503)輸出端連接至數(shù)據(jù)選通器(502)輸入端2，數(shù)據(jù)選通器(502)輸出端連接至D/A控制模塊(504)的輸入端，數(shù)據(jù)選通器(502)選通端連接至偏置電壓反饋控制模塊(505)的輸出端；

A/D采集模塊(4)在A/D控制模塊(506)的驅(qū)動下，采集模擬光電壓信號進(jìn)行模數(shù)轉(zhuǎn)換后形成數(shù)字光電壓信號，作為反饋控制的輸入，數(shù)字光電壓信號為完全相同的兩路信號，分別為信號V_dc1和V_dc2：信號V_dc1連接至偏置電壓反饋控制模塊(505)的輸入端1，信號V_dc2連接至帶通濾波器(507)的輸入端，經(jīng)過帶通濾波器(507)帶通濾波后，帶通濾波器(507)的輸出端連接至互相關(guān)運(yùn)算模塊(508)輸入端2，互相關(guān)運(yùn)算模塊(508)輸出端連接至偏置電壓反饋控制模塊(505)的輸入端2；

偏置電壓反饋控制模塊(505)根據(jù)A/D控制模塊(506)輸出的信號V_dc1和互相關(guān)運(yùn)算模塊(508)輸出的信號，采用預(yù)先設(shè)定的反饋控制邏輯，控制數(shù)據(jù)選通器(502)輸出電光調(diào)制器偏置電壓；

主控FPGA(5)內(nèi)部偏置電壓反饋控制模塊(505)采用的預(yù)先設(shè)定的反饋控制邏輯，包括三個階段：初步定位最佳工作點(diǎn)階段、調(diào)整跨阻放大電路階段和精確定位并穩(wěn)定最佳工作點(diǎn)階段，步驟如下：

初步定位最佳工作點(diǎn)階段，具體如下：

(1)電光調(diào)制器偏置電壓自動控制裝置上電，控制數(shù)據(jù)選通器(502)選通信號V_bias1，設(shè)D/A控制模塊(504)輸出的直流偏置電壓為V_bias；

(2)DDS數(shù)字信號發(fā)生器(501)驅(qū)動D/A控制模塊(504)依次輸出V_bias＝V_bias1-V_step1、V_bias＝V_bias1、V_bias＝V_bias1+V_step1，并采集A/D控制模塊(506)對應(yīng)的數(shù)字光電壓信號輸出V_dc1，設(shè)V_dc1的值分別為V_ad1、V_ad2、V_ad3，其中V_step1為設(shè)定的偏置電壓粗調(diào)步長；

(3)若V_ad1V_ad2V_ad3，更新V_bias1＝V_bias1+V_step1，重復(fù)步驟(2)；若V_ad1V_ad2V_ad3，更新V_bias1＝V_bias1-V_step1，重復(fù)步驟(2)；若V_ad1≥V_ad2≤V_ad3，進(jìn)入步驟(4)；假設(shè)電光調(diào)制器最佳工作點(diǎn)為V_bias0，此時偏置電壓V_bias1接近最佳工作點(diǎn)：V_bias0-V_step1≤V_bias≤V_bias0+V_step1；

調(diào)整跨阻放大電路階段，具體如下：

(4)當(dāng)V_ad2≤V_L時，表明跨阻偏小，上調(diào)數(shù)字電位器(2)電阻值；當(dāng)V_ad2≥V_H時，表明跨阻偏大，下調(diào)數(shù)字電位器(2)電阻值，直至V_L≤V_ad2≤V_H；

精確定位并穩(wěn)定最佳工作點(diǎn)階段，具體如下：

(5)控制數(shù)據(jù)選通器(502)選通數(shù)字加法器(503)輸出V_add＝V_sin1+V_bias2,V_add在直流分量V_bias2的基礎(chǔ)上疊加了一個微小的正弦擾動信號V_sin1；

(6)互相關(guān)運(yùn)算模塊計(jì)算序列V_ac和V_sin1的零點(diǎn)相關(guān)峰若Conv_zerodelta，則表明電光調(diào)制器最佳工作點(diǎn)向負(fù)方向漂移，更新V_bias＝V_bias-V_step2；若Conv_zero-delta，則表明電光調(diào)制器最佳工作點(diǎn)向正方向漂移，更新V_bias＝V_bias+V_step2；若|Conv_zero|≤delta，則表明當(dāng)前偏置電壓V_bias位于電光調(diào)制器最佳工作點(diǎn)；其中V_step2為偏置電壓微調(diào)步長，當(dāng)電光調(diào)制器位于最佳工作點(diǎn)時|Conv_zero|≈0，delta為最佳工作點(diǎn)判定閾值，V_step1為遞歸步長；V_ac為帶通濾波器(507)輸出的光電信號序列，V_L為A/D采集模塊(4)輸出電壓幅度V_ad2的下限值，V_H為A/D采集模塊(4)輸出電壓幅度V_ad2的上限值；N為序列V_ac和V_sin1相關(guān)運(yùn)算點(diǎn)數(shù)，i為序列號。