[發明專利]一種RAM訪問驗證方法、設備及裝置

在審

• 申請號: 202110431892.0
• 申請日: 2021-04-21
• 公開（公告）號: CN113126926A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 劉雕
• 申請（專利權）人: 北京物芯科技有限責任公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京睿陽聯合知識產權代理有限公司 11758
• 代理人: 楊生平;王朋飛

1.一種RAM訪問驗證方法，其特征在于，包括：

根據邏輯訪問時序信號，執行對RAM的邏輯訪問；

將所述邏輯訪問時序信號、邏輯訪問的數據和地址，傳遞給封裝在RAM檢查組件中的抽象RAM接口；

所述RAM檢查組件中的檢查函數通過所述抽象RAM接口的邏輯訪問時序信號，確定執行邏輯訪問時，根據所述邏輯訪問的數據和地址判斷邏輯訪問是否正確。

2.根據權利要求1所述的方法，其特征在于，所述抽象RAM接口的信號包括：

時鐘信號、復位信號、讀寫控制信號、地址信號和數據信號。

3.根據權利要求2所述的方法，其特征在于，將所述邏輯訪問時序信號、邏輯訪問的數據和地址，傳遞給抽象RAM接口，包括：

通過適配器執行實例化過程；

在實例化過程中，確定所述邏輯訪問時序信號對應的時鐘信號、復位信號、讀寫控制信號；

根據所述邏輯訪問時序信號確定執行邏輯訪問時，將邏輯訪問的地址傳遞給所述地址信號，將邏輯訪問的數據傳遞給所述數據信號。

4.根據權利要求2所述的方法，其特征在于，所述RAM檢查組件中還包括組件使能函數，其中：

所述組件使能函數用于在每個時鐘信號到來時，判斷組件使能信號是否有效；

若有效，則執行所述RAM檢查組件中的其他函數，否則不執行所述RAM檢查組件中的其他函數。

5.根據權利要求2所述的方法，其特征在于，所述抽象RAM接口被定義為所述RAM檢查組件的類屬性；

所述RAM檢查組件中的函數通過讀取所述類屬性，獲取所述抽象RAM接口中的信號。

6.根據權利要求5所述的方法，其特征在于，

所述RAM檢查組件的類屬性還包括關聯數組，所述關聯數組的索引Index為邏輯訪問過的地址，所述關聯數組內的元素為邏輯訪問過的地址中的數據；

所述RAM檢查組件中還包括讀寫函數，用于將邏輯訪問過的地址賦值給關聯數組的Index，將邏輯訪問過的數據賦值給關聯數組內的元素。

7.根據權利要求2所述的方法，其特征在于，所述RAM檢查組件中還包括讀寫使能函數，其中：

所述讀寫使能函數用于在每個時鐘信號到來時，判斷讀使能或判斷寫使能是否有效；

若讀使能有效，則獲取抽象RAM接口的讀邏輯訪問的數據和地址，否則不獲取抽象RAM接口的讀邏輯訪問的數據和地址；

若寫使能有效，則獲取抽象RAM接口的寫邏輯訪問的數據和地址，否則不獲取抽象RAM接口的寫邏輯訪問的數據和地址。

8.根據權利要求2所述的方法，其特征在于，所述RAM檢查組件中的檢查函數包括如下至少一個函數：

讀邏輯訪問檢查函數，用于檢查讀邏輯訪問的數據，是否為之前寫邏輯訪問過的數據；

沖突檢查函數，用于執行判定同時獲取的讀邏輯訪問的地址與寫邏輯訪問的地址是否為同一地址的沖突檢查；

訪問越界檢查函數，用于檢查讀寫邏輯訪問的地址，是否超出RAM地址范圍。

9.根據權利要求3所述的方法，其特征在于，通過適配器執行實例化過程之前，還包括：

在執行對RAM的邏輯訪問的過程中，采集實體RAM接口上的信號，利用斷言的方式判斷接口上的信號是否出現X態。

10.根據權利要求1所述的方法，其特征在于，所述RAM檢查組件中還包括：

函數接口，用于提供在RAM檢查組件中增加個性化檢查函數的接口，所述個性化檢查函數包括自定義函數或callback機制函數。

11.一種RAM訪問驗證設備，其特征在于，包括：存儲器以及一個或多個處理器；

所述存儲器，用于存儲一個或多個程序；

當所述一個或多個程序被所述一個或多個處理器執行，使得所述一個或多個處理器實現如權利要求1-10中任一所述的RAM訪問驗證方法。

12.一種RAM訪問驗證裝置，其特征在于，包括：

邏輯訪問模塊，用于根據邏輯訪問時序信號，執行對RAM的邏輯訪問；

信號傳遞模塊，用于將所述邏輯訪問時序信號、邏輯訪問的數據和地址，傳遞給封裝在RAM檢查組件中的抽象RAM接口；

邏輯檢查模塊，用于所述RAM檢查組件中的檢查函數通過所述抽象RAM接口的邏輯訪問時序信號，確定執行邏輯訪問時，根據所述邏輯訪問的數據和地址判斷邏輯訪問是否正確。