[發(fā)明專利]具有共享格雷碼產(chǎn)生器及并行列算數(shù)邏輯單元的圖像傳感器

在審

• 申請(qǐng)?zhí)枺?/td>: 202110431707.8
• 申請(qǐng)日: 2021-04-21
• 公開（公告）號(hào): CN113542641A
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計(jì)）人: 范理杭;張明;楊育升;查爾斯·清樂·吳
• 申請(qǐng)（專利權(quán)）人: 豪威科技股份有限公司
• 主分類號(hào): H04N5/378
• 分類號(hào): H04N5/378;H04N5/369
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 劉媛媛

1.一種供在圖像傳感器中使用的讀出電路，其包括：

多個(gè)比較器，其中所述多個(gè)比較器中的每一者經(jīng)耦合以接收斜坡信號(hào)，其中所述多個(gè)比較器中的每一者進(jìn)一步耦合到來自所述圖像傳感器的多個(gè)列位線中的相應(yīng)一者以接收相應(yīng)模擬圖像數(shù)據(jù)信號(hào)，其中所述多個(gè)比較器中的每一者經(jīng)耦合以響應(yīng)于所述相應(yīng)模擬圖像數(shù)據(jù)信號(hào)與所述斜坡信號(hào)的比較而產(chǎn)生相應(yīng)比較器輸出；

格雷碼GC產(chǎn)生器，其經(jīng)耦合以產(chǎn)生經(jīng)相位對(duì)準(zhǔn)GC輸出；及

多個(gè)算數(shù)邏輯單元ALU，其中所述多個(gè)ALU中的每一者經(jīng)耦合以接收所述經(jīng)相位對(duì)準(zhǔn)GC輸出，其中所述多個(gè)ALU中的每一者進(jìn)一步耦合到所述多個(gè)比較器中的相應(yīng)一者以接收所述相應(yīng)比較器輸出，其中所述多個(gè)ALU中的每一者經(jīng)耦合以響應(yīng)于所述相應(yīng)比較器輸出而鎖存所述經(jīng)相位對(duì)準(zhǔn)GC輸出以便產(chǎn)生相應(yīng)數(shù)字圖像數(shù)據(jù)信號(hào)。

2.根據(jù)權(quán)利要求1所述的讀出電路，其中所述讀出電路是耦合到所述圖像傳感器的所述多個(gè)列位線的多個(gè)讀出電路中的一者，其中移位讀出寄存器耦合到相應(yīng)ALU，所述相應(yīng)ALU耦合到所述圖像傳感器的第一列及最后一列，且其中移位讀出寄存器耦合到所述多個(gè)讀出電路中的每一者的所述多個(gè)ALU且夾置于所述多個(gè)ALU之間以從所述多個(gè)ALU讀出所述相應(yīng)數(shù)字圖像數(shù)據(jù)信號(hào)。

3.根據(jù)權(quán)利要求1所述的讀出電路，其中所述GC產(chǎn)生器包括：

多個(gè)除法電路，其經(jīng)耦合以響應(yīng)于時(shí)鐘而產(chǎn)生多個(gè)較低GC位；

第一二進(jìn)制計(jì)數(shù)器，其經(jīng)耦合以響應(yīng)于所述多個(gè)較低GC位中的一者而產(chǎn)生第一多個(gè)二進(jìn)制位；

第一二進(jìn)制/GC轉(zhuǎn)換器，其經(jīng)耦合以響應(yīng)于所述第一多個(gè)二進(jìn)制位而產(chǎn)生多個(gè)中間GC位；

相位對(duì)準(zhǔn)電路，其經(jīng)耦合以響應(yīng)于所述時(shí)鐘及所述多個(gè)中間GC位而產(chǎn)生多個(gè)經(jīng)相位對(duì)準(zhǔn)中間GC位；

第二二進(jìn)制計(jì)數(shù)器，其經(jīng)耦合以響應(yīng)于所述多個(gè)經(jīng)相位對(duì)準(zhǔn)中間GC位中的一者而產(chǎn)生第二多個(gè)二進(jìn)制位；及

第二二進(jìn)制/GC轉(zhuǎn)換器，其經(jīng)耦合以響應(yīng)于所述第二多個(gè)二進(jìn)制位而產(chǎn)生多個(gè)較高GC位，

其中所述相位對(duì)準(zhǔn)電路進(jìn)一步經(jīng)耦合以響應(yīng)于所述時(shí)鐘及所述多個(gè)較高GC位而產(chǎn)生多個(gè)經(jīng)相位對(duì)準(zhǔn)較高GC位，其中所述經(jīng)相位對(duì)準(zhǔn)GC輸出包括所述多個(gè)較低GC位、所述多個(gè)經(jīng)相位對(duì)準(zhǔn)中間GC位及所述多個(gè)經(jīng)相位對(duì)準(zhǔn)較高GC位。

4.根據(jù)權(quán)利要求3所述的讀出電路，其中所述多個(gè)除法電路包括：

第一除法電路，其經(jīng)耦合以響應(yīng)于所述時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第一位；

第二除法電路，其經(jīng)耦合以響應(yīng)于所述時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第二位；及

第三除法電路，其經(jīng)耦合以響應(yīng)于所述時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第三位。

5.根據(jù)權(quán)利要求4所述的讀出電路，其中所述時(shí)鐘包括第一計(jì)數(shù)時(shí)鐘及第二計(jì)數(shù)時(shí)鐘，其中所述第一計(jì)數(shù)時(shí)鐘與所述第二計(jì)數(shù)時(shí)鐘是彼此的補(bǔ)數(shù)，

其中所述第一除法電路包括除2電路，所述除2電路經(jīng)耦合以響應(yīng)于所述第一計(jì)數(shù)時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第一位，

其中所述第二除法電路包括除4電路，所述除4電路經(jīng)耦合以響應(yīng)于所述第二計(jì)數(shù)時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第二位，且

其中所述第三除法電路包括除8電路，所述除8電路經(jīng)耦合以響應(yīng)于所述第二計(jì)數(shù)時(shí)鐘而產(chǎn)生所述經(jīng)相位對(duì)準(zhǔn)GC輸出的第三位。

6.根據(jù)權(quán)利要求5所述的讀出電路，其中所述第一二進(jìn)制計(jì)數(shù)器經(jīng)耦合以響應(yīng)于所述經(jīng)相位對(duì)準(zhǔn)GC輸出的所述第二位而產(chǎn)生所述第一多個(gè)二進(jìn)制位。

7.根據(jù)權(quán)利要求6所述的讀出電路，其中所述相位對(duì)準(zhǔn)電路經(jīng)耦合以響應(yīng)于所述第二計(jì)數(shù)時(shí)鐘及所述多個(gè)中間GC位而產(chǎn)生所述多個(gè)經(jīng)相位對(duì)準(zhǔn)中間GC位，且其中所述相位對(duì)準(zhǔn)電路進(jìn)一步經(jīng)耦合以響應(yīng)于所述第二計(jì)數(shù)時(shí)鐘及所述多個(gè)較高GC位而產(chǎn)生所述多個(gè)經(jīng)相位對(duì)準(zhǔn)較高GC位。