[發(fā)明專利]一種面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202110430013.2
• 申請(qǐng)日: 2021-04-21
• 公開（公告）號(hào): CN113129961B
• 公開（公告）日: 2023-03-28
• 發(fā)明（設(shè)計(jì)）人: 李偉;高嘉浩;章宇雷;杜怡然;陳韜;南龍梅;徐勁松;金羽
• 申請(qǐng)（專利權(quán)）人: 中國人民解放軍戰(zhàn)略支援部隊(duì)信息工程大學(xué)
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱宗力

本發(fā)明提供一種面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路，包括：寄存器堆、配置解析電路和可重構(gòu)計(jì)算單元；寄存器堆用于獲取并存儲(chǔ)配置信息，基于獲取到的可重構(gòu)單元使能信號(hào)提取配置信息，并將配置信息發(fā)送至配置解析電路；配置解析電路用于對(duì)寄存器堆輸出的配置信息進(jìn)行解析，得到配置信號(hào)，將配置信號(hào)發(fā)送至可重構(gòu)計(jì)算單元；可重構(gòu)計(jì)算單元用于響應(yīng)配置信號(hào)。通過寄存器堆預(yù)先存儲(chǔ)待重構(gòu)的全部配置信息，避免了每個(gè)時(shí)鐘周期從陣列外部調(diào)取配置信息，降低了配置信息更換頻次、減少動(dòng)態(tài)功耗，降低了系統(tǒng)計(jì)算資源的浪費(fèi)，提高了配置電路的電路性能。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，具體涉及一種面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路。

背景技術(shù)

密碼邏輯陣列：是一種數(shù)據(jù)流驅(qū)動(dòng)的密碼處理結(jié)構(gòu)，是可重構(gòu)計(jì)算技術(shù)在密碼領(lǐng)域的典型應(yīng)用。陣列內(nèi)部由專為密碼處理而設(shè)計(jì)的運(yùn)算單元規(guī)則排列而成，輔以相應(yīng)的控制邏輯和互連結(jié)構(gòu)，通過配置信息來形成特定的數(shù)據(jù)通路，從而完成特定的密碼計(jì)算任務(wù)。

局部動(dòng)態(tài)重構(gòu)：是指陣列運(yùn)算過程中在不影響整體計(jì)算狀態(tài)的前提下對(duì)陣列部分電路結(jié)構(gòu)重新組織，并根據(jù)不同的應(yīng)用需求，使改變自身的電路結(jié)構(gòu)，從而實(shí)現(xiàn)不同的功能的過程。

配置電路：配置電路完成對(duì)陣列內(nèi)部配置信息的組織、存儲(chǔ)和管理，其設(shè)計(jì)的目的是為了支持密碼計(jì)算任務(wù)到從硬件結(jié)構(gòu)上的映射實(shí)現(xiàn)。

對(duì)于密碼邏輯陣列而言，配置電路的意義相當(dāng)于指令集處理器中取指及譯碼邏輯的作用，其重要性不言而喻。配置信息是陣列功能實(shí)現(xiàn)的基礎(chǔ)，完成密碼計(jì)算任務(wù)所需的配置信息數(shù)據(jù)量相對(duì)較大，容易導(dǎo)致配置存儲(chǔ)資源在整體結(jié)構(gòu)中的占比過大，而縮減配置存儲(chǔ)資源又容易造成配置信息存儲(chǔ)空間不足，影響重構(gòu)功能的實(shí)現(xiàn)，增大動(dòng)態(tài)重構(gòu)延時(shí)，從而影響最終的計(jì)算性能。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例提供一種面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路，以實(shí)現(xiàn)提高配置電路的電路性能。

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供如下技術(shù)方案：

一種面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路，包括：

寄存器堆、配置解析電路和可重構(gòu)計(jì)算單元；

所述寄存器堆用于獲取并存儲(chǔ)配置信息，基于獲取到的可重構(gòu)單元使能信號(hào)提取配置信息，并將所述配置信息發(fā)送至所述配置解析電路；

所述配置解析電路用于對(duì)所述寄存器堆輸出的配置信息進(jìn)行解析，得到配置信號(hào)，將所述配置信號(hào)發(fā)送至所述可重構(gòu)計(jì)算單元；

所述可重構(gòu)計(jì)算單元用于響應(yīng)所述配置信號(hào)。

可選的，上述面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路中，還包括：

全局配置存儲(chǔ)單元，用于存儲(chǔ)非實(shí)時(shí)性的配置信息，所述非實(shí)時(shí)性的配置信息包括配置索引和待重構(gòu)的配置信息。

可選的，上述面向密碼邏輯陣列局部動(dòng)態(tài)重構(gòu)的配置電路中，所述全局配置存儲(chǔ)單元包括：

配置緩存模塊、索引譯碼模塊和配置索引模塊；

所述配置緩存模塊用于：存儲(chǔ)所述可重構(gòu)計(jì)算單元在運(yùn)算過程中待重構(gòu)的配置信息；

所述配置索引模塊用于：存儲(chǔ)配置索引信息，所述配置索引信息存儲(chǔ)有所述配置緩存模塊中的重構(gòu)過程中對(duì)應(yīng)的目標(biāo)信息，所述目標(biāo)信息包括待重構(gòu)的配置信息的配置信息地址以及所述待重構(gòu)的配置信息對(duì)應(yīng)的寄存器地址；

所述索引譯碼模塊用于：通過對(duì)所述配置索引模塊中存儲(chǔ)的信息取出并進(jìn)行譯碼后得到所述待重構(gòu)的配置信息對(duì)應(yīng)的地址及寄存器堆地址，基于所述配置信息對(duì)應(yīng)的地址，從相應(yīng)的配置緩存模塊中取出重構(gòu)所需的配置信息，并基于所述寄存器堆地址將其通過配置接口寫入待重構(gòu)的可重構(gòu)計(jì)算單元對(duì)應(yīng)的寄存器堆中。