[發明專利]一種比較器

有效

• 申請號: 202110427774.2
• 申請日: 2021-04-21
• 公開（公告）號: CN112994697B
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 劉森;張均安;李建平;向可強;符韜;班桂春
• 申請（專利權）人: 微龕（廣州）半導體有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 林麗麗

1.一種比較器，其特征在于，所述比較器包括：

輸入對管，包括正端輸入管及負端輸入管，用于輸入待比較的正端信號及負端信號；

遲滯控制模塊，連接所述正端輸入管的源極及所述負端輸入管的源極，用于在所述輸入對管為NMOS管時，通過對所述正端輸入管的源極或所述負端輸入管的源極注入設定電流來控制遲滯電壓；在所述輸入對管為PMOS管時，通過對所述正端輸入管的源極或所述負端輸入管的源極抽取設定電流來控制遲滯電壓；

所述比較器還包括：負載模塊及電流偏置模塊；在所述輸入對管為NMOS管時，所述負載模塊連接于電源電壓和所述輸入對管的漏極之間，所述電流偏置模塊連接于所述輸入對管的源極和地之間；在所述輸入對管為PMOS管時，所述負載模塊連接于所述輸入對管的漏極和地之間，所述電流偏置模塊連接于電源電壓和所述輸入對管的源極之間；其中，

在所述輸入對管為NMOS管時，所述負載模塊包括：第一PMOS負載管及第二PMOS負載管，所述第一PMOS負載管的源極及所述第二PMOS負載管的源極均連接電源電壓，所述第一PMOS負載管的漏極連接其柵極及所述正端輸入管的漏極，所述第一PMOS負載管的柵極連接所述第二PMOS負載管的柵極，所述第二PMOS負載管的漏極連接所述負端輸入管的漏極；所述電流偏置模塊包括：第一NMOS電流偏置管及第二NMOS電流偏置管，所述第一NMOS電流偏置管的源極及所述第二NMOS電流偏置管的源極均接地，所述第一NMOS電流偏置管的漏極連接所述正端輸入管的源極，所述第一NMOS電流偏置管的柵極連接所述第二NMOS電流偏置管的柵極并連接偏置電壓，所述第二NMOS電流偏置管的漏極連接所述負端輸入管的源極；

在所述輸入對管為PMOS管時，所述負載模塊包括：第一NMOS負載管及第二NMOS負載管，所述第一NMOS負載管的源極及所述第二NMOS負載管的源極均接地，所述第一NMOS負載管的漏極連接其柵極及所述正端輸入管的漏極，所述第一NMOS負載管的柵極連接所述第二NMOS負載管的柵極，所述第二NMOS負載管的漏極連接所述負端輸入管的漏極；所述電流偏置模塊包括：第一PMOS電流偏置管及第二PMOS電流偏置管，所述第一PMOS電流偏置管的源極及所述第二PMOS電流偏置管的源極均連接電源電壓，所述第一PMOS電流偏置管的漏極連接所述正端輸入管的源極，所述第一PMOS電流偏置管的柵極連接所述第二PMOS電流偏置管的柵極并連接偏置電壓，所述第二PMOS電流偏置管的漏極連接所述負端輸入管的源極。

2.根據權利要求1所述的比較器，其特征在于，所述遲滯控制模塊包括：選通開關及調控電阻，所述選通開關的第一連接端連接所述正端輸入管的源極，所述選通開關的第二連接端連接所述負端輸入管的源極，所述選通開關的第三連接端連接設定電流，所述調控電阻的一端連接所述正端輸入管的源極，所述調控電阻的另一端連接所述負端輸入管的源極。

3.根據權利要求2所述的比較器，其特征在于，所述遲滯電壓的大小等于所述設定電流與所述調控電阻的乘積，通過調整所述設定電流的大小來控制所述遲滯電壓的大小。

4.根據權利要求1所述的比較器，其特征在于，所述設定電流由外部提供或由所述比較器內部產生。

5.根據權利要求4所述的比較器，其特征在于，所述設定電流由所述比較器內部的帶隙基準電壓通過一設定電阻來產生。