[發(fā)明專利]一種通用Debug卡的系統(tǒng)和調(diào)試方法

在審

• 申請?zhí)枺?/td>: 202110425348.5
• 申請日: 2021-04-20
• 公開（公告）號: CN113341907A
• 公開（公告）日: 2021-09-03
• 發(fā)明（設(shè)計(jì)）人: 羅捍文;徐建平;葉繼豐;楊國軍
• 申請（專利權(quán)）人: 深圳市創(chuàng)智成科技股份有限公司
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 北京維正專利代理有限公司 11508
• 代理人: 吳珊

1.一種通用Debug卡的系統(tǒng)，其特征在于：包括調(diào)試函數(shù)模塊、可編程邏輯器、連接模塊和顯示模塊，其中，

所述調(diào)試函數(shù)模塊供待調(diào)試終端調(diào)用，所述調(diào)試函數(shù)模塊用于將待調(diào)試終端拋出的Debug碼轉(zhuǎn)換為下降沿信號輸出；

所述可編程邏輯器的第一信號輸入端通過連接模塊與待調(diào)試終端的信號輸出端連接，用于接收下降沿信號且將下降沿信號轉(zhuǎn)換為Debug碼的編號，并存儲(chǔ)和輸出Debug碼的編號；

所述連接模塊包括通用GPIO線，所述待調(diào)試終端的信號輸出端和可編程邏輯器的第一信號輸入端均具有通用I/O口，所述通用GPIO線的一端與待調(diào)試終端的通用I/O口連接，所述通用GPIO線的另一端與可編程邏輯器的通用I/O口連接；

所述顯示模塊的信號輸入端與可編程邏輯器件模塊的信號輸出端連接，用于顯示可編程邏輯器輸出的Debug碼的編號。

2.根據(jù)權(quán)利要求1所述的一種通用Debug卡的系統(tǒng)，其特征在于：所述調(diào)試函數(shù)模塊在開發(fā)中寫入到待調(diào)試終端的存儲(chǔ)器中以供待調(diào)試終端調(diào)用。

3.根據(jù)權(quán)利要求2所述的一種通用Debug卡的系統(tǒng)，其特征在于：還包括按鍵模塊，所述按鍵模塊響應(yīng)于使用者的按壓動(dòng)作以輸出按鍵信號，所述可編程邏輯器的第二信號輸入端與按鍵模塊的信號輸出端連接，所述可編程邏輯器響應(yīng)于按鍵信號以輸出存儲(chǔ)的Debug碼的編號。

4.根據(jù)權(quán)利要求3所述的一種通用Debug卡的系統(tǒng)，其特征在于：所述顯示模塊包括多個(gè)八段數(shù)碼管。

5.根據(jù)權(quán)利要求1-5所述的一種通用Debug卡的調(diào)試方法，其特征在于：包括，

將待調(diào)試終端運(yùn)行中拋出的Debug碼轉(zhuǎn)換為下降沿信號并輸出；

接收所述待調(diào)試終端輸出的下降沿信號，并將所述下降沿信號轉(zhuǎn)換為Debug碼的編號；

顯示所述Debug碼的編號。

6.根據(jù)權(quán)利要求5所述的一種通用Debug卡的調(diào)試方法，其特征在于：所述將Debug碼轉(zhuǎn)換為下降沿信號具體包括，

調(diào)試待調(diào)試終端的輸出端，使待調(diào)試終端的輸出端輸出高低電平；

獲取所述待調(diào)試終端運(yùn)行中拋出的Debug碼，基于所述Debug碼并獲取其編號，所述Debug碼的編號為一個(gè)數(shù)值；

將所述Debug碼的編號轉(zhuǎn)換為下降沿信號輸出；

其中，輸出的下降沿信號的個(gè)數(shù)與Debug碼的編號相對應(yīng)，以獲取所述Debug碼的編號。

7.根據(jù)權(quán)利要求6所述的一種通用Debug卡的調(diào)試方法，其特征在于：所述將下降沿信號轉(zhuǎn)換為Debug碼的編號具體包括，

接收到第一個(gè)下降沿信號時(shí)，即啟動(dòng)計(jì)時(shí)，并計(jì)算在預(yù)定時(shí)間內(nèi)收到的下降沿信號的個(gè)數(shù)，則所述下降沿信號的個(gè)數(shù)的數(shù)值即為Debug碼的編號。

8.根據(jù)權(quán)利要求6所述的一種通用Debug卡的調(diào)試方法，其特征在于：還包括，存儲(chǔ)所述Debug碼的編號；

獲取使用者輸入的指令，響應(yīng)于所述指令輸出存儲(chǔ)的Debug碼的編號。