[發(fā)明專利]電子設(shè)備的配置方法、裝置、處理器及存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202110414122.5
• 申請(qǐng)日: 2021-04-16
• 公開(kāi)（公告）號(hào): CN112949235B
• 公開(kāi)（公告）日: 2022-07-12
• 發(fā)明（設(shè)計(jì)）人: 王寧;劉奎;孫杰;來(lái)慶旭;李海波
• 申請(qǐng)（專利權(quán)）人: 山東高云半導(dǎo)體科技有限公司
• 主分類號(hào): G06F30/34
• 分類號(hào): G06F30/34;G06F30/392
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 周春枚

本發(fā)明公開(kāi)了一種電子設(shè)備的配置方法、裝置、處理器及存儲(chǔ)介質(zhì)。其中，該方法包括：確定電子設(shè)備中的第一寄存器陣列，其中，第一寄存器陣列配置有置復(fù)位端口；將第一寄存器陣列轉(zhuǎn)換為第二寄存器陣列，其中，第二寄存器陣列未配置置復(fù)位端口；將第二寄存器陣列映射為存儲(chǔ)器；將存儲(chǔ)器與外部電路連接，得到配置后的電子設(shè)備，其中，外部電路上設(shè)置有第三寄存器陣列，第三寄存器陣列配置有置復(fù)位端口。本發(fā)明解決了現(xiàn)有的帶置復(fù)位功能的寄存器陣列無(wú)法映射為存儲(chǔ)器，從而導(dǎo)致電子設(shè)備的芯片資源浪費(fèi)的技術(shù)問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，具體而言，涉及一種電子設(shè)備的配置方法、裝置、處理器及存儲(chǔ)介質(zhì)。

背景技術(shù)

FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)是專用集成電路領(lǐng)域中的一種半定制電路，由于既能夠解決定制電路的不足，又能克服原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)，因此，F(xiàn)PGA廣泛應(yīng)用到了各種電子設(shè)備中，例如，F(xiàn)PGA可應(yīng)用在網(wǎng)表中。

隨著FPGA產(chǎn)業(yè)的發(fā)展，網(wǎng)表的規(guī)模也越來(lái)越大，百萬(wàn)級(jí)甚至千萬(wàn)級(jí)單位的網(wǎng)表層出不窮。為了使FPGA能夠運(yùn)行在資源較少的平臺(tái)上，節(jié)約成本，并為其他設(shè)計(jì)提供面積資源，需要在FPGA實(shí)現(xiàn)預(yù)定功能的基礎(chǔ)上對(duì)其面積進(jìn)行優(yōu)化。

為了提高FPGA綜合工具在綜合過(guò)程中的面積優(yōu)化，F(xiàn)PGA綜合工具在綜合過(guò)程中需盡可能的利用資源，從簡(jiǎn)單的從大到小的順序調(diào)整，到人為的共享，再到結(jié)構(gòu)的改變，還可能需要進(jìn)行硬件結(jié)構(gòu)資源的替換等，即通過(guò)使用各種方法來(lái)達(dá)到降低綜合后網(wǎng)表資源的目的。

在實(shí)際應(yīng)用中，符合某種特定連接關(guān)系的不具有置復(fù)位功能的寄存器陣列可直接映射為存儲(chǔ)器，當(dāng)網(wǎng)表中的RTL(RegisterTransferLevel，寄存器轉(zhuǎn)換級(jí)電路)包含具有特定的某種關(guān)系的帶置復(fù)位功能的寄存器陣列時(shí)，如果不對(duì)其進(jìn)行轉(zhuǎn)換與替換，則綜合后的網(wǎng)表中會(huì)保留較多的寄存器，而如果能夠使用的FPGA芯片資源較少，則導(dǎo)致寄存器資源達(dá)到網(wǎng)表芯片的寄存器資源的臨界值，從而使得后續(xù)布局布線比較困難或者布局布線失敗，或者綜合后設(shè)計(jì)的寄存器資源超出芯片的資源無(wú)法使用該芯片。

針對(duì)上述的問(wèn)題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種電子設(shè)備的配置方法、裝置、處理器及存儲(chǔ)介質(zhì)，以至少解決現(xiàn)有的帶置復(fù)位功能的寄存器陣列無(wú)法映射為存儲(chǔ)器，從而導(dǎo)致電子設(shè)備的芯片資源浪費(fèi)的技術(shù)問(wèn)題。

根據(jù)本發(fā)明實(shí)施例的一個(gè)方面，提供了一種電子設(shè)備的配置方法，包括：確定電子設(shè)備中的第一寄存器陣列，其中，第一寄存器陣列配置有置復(fù)位端口；將第一寄存器陣列轉(zhuǎn)換為第二寄存器陣列，其中，第二寄存器陣列未配置置復(fù)位端口；將第二寄存器陣列映射為存儲(chǔ)器；將存儲(chǔ)器與外部電路連接，得到配置后的電子設(shè)備，其中，外部電路上設(shè)置有第三寄存器陣列，第三寄存器陣列配置有置復(fù)位端口。

進(jìn)一步地，電子設(shè)備的配置方法還包括：確定第一寄存器陣列的陣列結(jié)構(gòu)以及第一寄存器陣列的所包含的第一寄存器的第一數(shù)量，其中，第一寄存器配置有置復(fù)位端口；獲取第二寄存器陣列，其中，第二寄存器陣列的陣列結(jié)構(gòu)與第一寄存器陣列的陣列結(jié)構(gòu)相同，第二寄存器陣列包含第一數(shù)量的第二寄存器，第二寄存器未配置有置復(fù)位端口。

進(jìn)一步地，第二寄存器陣列至少包括譯碼器、數(shù)據(jù)選擇器以及多個(gè)第二寄存器，電子設(shè)備的配置方法還包括：將譯碼器的輸入端映射為存儲(chǔ)器的地址寫(xiě)入端；將數(shù)據(jù)選擇器的選擇信號(hào)輸入端映射為存儲(chǔ)器的地址讀取端；將多個(gè)第二寄存器的數(shù)據(jù)輸入端映射為存儲(chǔ)器的數(shù)據(jù)寫(xiě)入端；將數(shù)據(jù)選擇器的輸出端映射為存儲(chǔ)器的數(shù)據(jù)讀取端。

進(jìn)一步地，電子設(shè)備的配置方法還包括：將第二寄存器陣列的輸出端口與第三寄存器陣列的輸出端口通過(guò)與門(mén)電路連接。

進(jìn)一步地，第三寄存器陣列的類型與第一寄存器陣列的類型相同。