[發(fā)明專利]一種用于X波段的數(shù)控移相器

有效

• 申請?zhí)枺?/td>: 202110411863.8
• 申請日: 2021-04-16
• 公開（公告）號: CN113193851B
• 公開（公告）日: 2022-12-23
• 發(fā)明（設(shè)計）人: 梁煜;陳寧;張為
• 申請（專利權(quán)）人: 天津大學(xué)
• 主分類號: H03H11/16
• 分類號: H03H11/16
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 程毓英

1.一種用于X波段的數(shù)控移相器，包括依次連接的22.5°移相單元、180°移相單元、45°移相單元、5.625°移相單元、11.25°移相單元、90°移相單元，各移相單元均為單輸入單輸出結(jié)構(gòu)，射頻信號由22.5°移相單元輸入端口(INPUT)輸入，最終由90°移相單元輸出端口(OUTPUT)輸出；所述5.625°移相單元、11.25°移相單元、22.5°移相單元、45°移相單元、90°移相單元采用開關(guān)內(nèi)嵌的低通、帶通濾波切換結(jié)構(gòu)，180°移相單元采用開關(guān)內(nèi)嵌的高低通濾波切換結(jié)構(gòu)；其中，

所述5.625°移相單元、11.25°移相單元、22.5°移相單元和45°移相單元均包括基礎(chǔ)模塊，基礎(chǔ)模塊包括第一晶體管(M1)，第二晶體管(M2)，第一電感(L1)，第二電感(L2)，第一電容(C1)，第二電容(C2)；其中，所述第一晶體管(M1)的源極與第一電感(L1)的第一端、第一電容(C1)的第一端連接；所述第一晶體管(M1)的漏極與第一電感(L1)的第二端、第二電容(C2)的第一端連接；第二晶體管(M2)的漏極與第二電感(L2)的第一端、第一電容(C1)的第二端、第二電容(C2)的第二端連接；第二晶體管(M2)的源極與第二電感(L2)的第二端連接，并連接到地；

所述5.625°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的源極和單元電路輸入端(INPUT)連接，第一晶體管(M1)的漏極和單元電路輸出端(OUTPUT)連接；所述5.625°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的柵極接控制電壓V0，基礎(chǔ)模塊的第二晶體管(M2)的柵極接控制電壓

所述11.25°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的源極和單元電路輸入端(INPUT)連接，第一晶體管(M1)的漏極和單元電路輸出端(OUTPUT)連接；所述11.25°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的柵極接控制電壓V1，基礎(chǔ)模塊的第二晶體管(M2)的柵極接控制電壓

所述22.5°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的源極和單元電路輸入端(INPUT)連接，第一晶體管(M1)的漏極和單元電路輸出端(OUTPUT)連接；所述22.5°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的柵極接控制電壓V2，基礎(chǔ)模塊的第二晶體管(M2)的柵極接控制電壓

所述45°移相單元，還包括第三電容(C3)，所述45°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的源極和單元電路輸入端(INPUT)連接，第一晶體管(M1)的漏極和單元電路輸出端(OUTPUT)連接；所述45°移相單元中基礎(chǔ)模塊的第二晶體管(M2)的漏極和第三電容(C3)的第一端相連；所述45°移相單元中基礎(chǔ)模塊的第二晶體管(M2)的源極和第三電容(C3)的第二端相連；所述45°移相單元中基礎(chǔ)模塊的第一晶體管(M1)的柵極接控制電壓V3，基礎(chǔ)模塊的第二晶體管(M2)的柵極接控制電壓

所述90°移相單元，包括第三晶體管(M3)，第四晶體管(M4)，第三電感(L3)，第四電感(L4)，第四電容(C4)，第五電容(C5)，第六電容(C6)；其中，所述第三晶體管(M3)的源極與第四電容(C4)的第一端、第六電容(C6)的第一端、單元電路輸入端(INPUT)連接；所述第三晶體管(M3)的漏極與第三電感(L3)的第一端、第六電容(C6)的第二端連接；第三電感(L3)的第二端與第五電容(C5)的第一端、單元電路輸出端(OUTPUT)連接；第四晶體管(M4)的漏極與第四電感(L4)的第一端、第四電容(C4)的第二端、第五電容(C5)的第二端連接；第四晶體管(M4)的源極與第四電感(L4)的第二端連接，并連接到地；第三晶體管(M3)的柵極接控制電壓V4，第四晶體管(M4)的柵極接控制電壓V4；

所述180°移相單元，包括第五晶體管(M5)，第六晶體管(M6)，第七晶體管(M7)，第八晶體管(M8)，第五電感(L5)，第六電感(L6)，第七電感(L7)，第七電容(C7)，第八電容(C8)，第九電容(C9)，第十電容(C10)，第十一電容(C11)；其中，所述第五晶體管(M5)的漏極與第七晶體管(M7)的漏極、單元電路輸入端(INPUT)相連；第五晶體管(M5)的源極與第七電容(C7)的第一端、第五電感(L5)的第一端相連；第五電感(L5)的第二端與第六電感(L6)的第一端、第八電容(C8)的第一端相連；第六電感(L6)的第二端與第六晶體管(M6)的源極、第九電容(C9)第一端相連；第六晶體管(M6)的漏極與第八晶體管(M8)的漏極、單元電路輸出端(OUTPUT)相連；第七晶體管(M7)的源極與第十電容(C10)的第一端相連；第十電容(C10)的第二端與第七電感(L7)的第一端、第十一電容(C11)的第一端相連；第十一電容(C11)的第二端與第八晶體管(M8)的源極相連；第七電容(C7)的第二端與第八電容(C8)的第二端、第九電容(C9)的第二端、第七電感(L7)的第二端相連，并連接到地；第五晶體管(M5)的柵極與第七晶體管(M7)的柵極相連，并連接控制電壓V5；第六晶體管(M6)的柵極與第八晶體管(M8)的柵極相連，并連接控制電壓

2.根據(jù)權(quán)利要求1所述的數(shù)控移相器，其特征在于，所述的第一晶體管(M1)、第二晶體管(M2)、第三晶體管(M3)、第四晶體管(M4)、第五晶體管(M5)、第六晶體管(M6)、第七晶體管(M7)、第八晶體管(M8)均為深阱NMOS晶體管。