[發(fā)明專利]一種可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器

有效

• 申請(qǐng)?zhí)枺?/td>: 202110407002.2
• 申請(qǐng)日: 2021-04-15
• 公開（公告）號(hào): CN113240074B
• 公開（公告）日: 2022-12-06
• 發(fā)明（設(shè)計(jì)）人: 陳亮;徐東君;宋文娜
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院自動(dòng)化研究所
• 主分類號(hào): G06N3/04
• 分類號(hào): G06N3/04;G06N3/063;G06F9/38
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 程琛

1.一種可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，包括指令編譯模塊、模型映射模塊、計(jì)算陣列控制模塊和計(jì)算陣列；

所述指令編譯模塊用于將待運(yùn)行的各神經(jīng)網(wǎng)絡(luò)應(yīng)用程序編譯為網(wǎng)絡(luò)運(yùn)算指令；

所述模型映射模塊用于匹配網(wǎng)絡(luò)運(yùn)算指令對(duì)應(yīng)的微操作碼，并通過(guò)索引所述微操作碼將對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序映射到所述計(jì)算陣列，得到各神經(jīng)網(wǎng)絡(luò)應(yīng)用程序在所述計(jì)算陣列上的計(jì)算單元集合；任一計(jì)算單元集合用于獨(dú)立計(jì)算對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的計(jì)算任務(wù)，或者用于與其余若干個(gè)計(jì)算單元集合協(xié)同計(jì)算各自對(duì)應(yīng)的神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的計(jì)算任務(wù)，協(xié)同計(jì)算時(shí)各計(jì)算單元集合共享存儲(chǔ)空間；

所述計(jì)算陣列控制模塊用于控制各計(jì)算單元集合針對(duì)對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的讀寫和計(jì)算；

各計(jì)算單元集合由若干個(gè)相鄰的計(jì)算列構(gòu)成，所述計(jì)算列為所述計(jì)算陣列中的一列計(jì)算單元；

各計(jì)算單元的兩側(cè)分設(shè)有移位緩存器；

當(dāng)任一計(jì)算列單獨(dú)構(gòu)成一個(gè)計(jì)算單元集合時(shí)，所述任一計(jì)算列用于單獨(dú)執(zhí)行對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序，所述任一計(jì)算列中各計(jì)算單元兩側(cè)的移位緩存器處于使能狀態(tài)；

當(dāng)多個(gè)相鄰計(jì)算列構(gòu)成一個(gè)計(jì)算單元集合時(shí)，位于所述計(jì)算單元集合的邊緣的計(jì)算列的邊緣側(cè)的移位緩存器處于使能狀態(tài)，位于所述計(jì)算單元集合的邊緣的計(jì)算列的內(nèi)側(cè)的移位緩存器處于停用狀態(tài)，位于所述計(jì)算單元集合內(nèi)部的計(jì)算列的兩側(cè)移位緩存器處于停用狀態(tài)。

2.根據(jù)權(quán)利要求1所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述計(jì)算單元用于基于特征操作數(shù)的移位操作以及對(duì)應(yīng)的卷積核值，進(jìn)行對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的卷積運(yùn)算；

所述特征操作數(shù)是基于對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的特征圖所得到的。

3.根據(jù)權(quán)利要求1所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述計(jì)算單元為計(jì)算核陣列；

所述計(jì)算核陣列中的各計(jì)算核包括基本運(yùn)算集合，所述計(jì)算核用于基于接收到的計(jì)算控制信號(hào)從基本運(yùn)算集合中選取對(duì)應(yīng)的計(jì)算操作并執(zhí)行。

4.根據(jù)權(quán)利要求3所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述計(jì)算核陣列設(shè)置有兩行；所述計(jì)算單元用于同時(shí)進(jìn)行兩行數(shù)據(jù)的卷積運(yùn)算、激活函數(shù)計(jì)算。

5.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述計(jì)算陣列控制模塊包括多個(gè)控制單元，所述控制單元的個(gè)數(shù)與所述計(jì)算陣列的列數(shù)相同；

所述各控制單元用于控制對(duì)應(yīng)列的計(jì)算單元針對(duì)對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的讀寫和計(jì)算。

6.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，還包括：

存儲(chǔ)模塊，用于緩存所述計(jì)算陣列執(zhí)行各神經(jīng)網(wǎng)絡(luò)應(yīng)用程序所需的權(quán)重和源數(shù)據(jù)；

所述計(jì)算陣列控制模塊還用于控制所述存儲(chǔ)模塊的讀寫操作。

7.根據(jù)權(quán)利要求6所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述存儲(chǔ)模塊包括列內(nèi)選擇器，所述列內(nèi)選擇器用于選擇性接收所述計(jì)算陣列的輸出數(shù)據(jù)；

所述存儲(chǔ)模塊還用于緩存所述列內(nèi)選擇器接收的輸出數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述存儲(chǔ)模塊還包括數(shù)據(jù)緩存單元和輸出緩存單元；所述數(shù)據(jù)緩存單元和輸出緩存單元為乒乓緩存結(jié)構(gòu)，交替用于所述源數(shù)據(jù)和所述列內(nèi)選擇器接收的輸出數(shù)據(jù)的存取。

9.根據(jù)權(quán)利要求8所述的可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器，其特征在于，所述數(shù)據(jù)緩存單元包括共享緩存單元，所述共享緩存單元用于存儲(chǔ)多個(gè)計(jì)算單元集合共享數(shù)據(jù)；

所述計(jì)算陣列控制模塊還用于基于所述共享緩存單元中的共享數(shù)據(jù)，控制所述多個(gè)計(jì)算單元集合進(jìn)行對(duì)應(yīng)神經(jīng)網(wǎng)絡(luò)應(yīng)用程序的協(xié)同計(jì)算。