[發明專利]半導體結構及其制造方法

在審

• 申請號: 202110406457.2
• 申請日: 2021-04-15
• 公開（公告）號: CN113206066A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 郭豐維;廖文翔
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/66
• 分類號: H01L23/66;H01L23/498;H01L23/538;H01Q1/22;H01L21/48;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及一種半導體結構及其制造方法。該半導體結構包含第一重布結構，其中所述第一重布結構包含第一導電圖案。所述半導體結構進一步包含所述第一重布結構上的裸片。所述半導體結構進一步包含所述第一重布結構上的模制件，其中所述模制件包圍所述裸片，且所述模制件具有第一介電常數。所述半導體結構進一步包含延伸穿過所述模制件的電介質部件，其中所述電介質部件具有不同于所述第一介電常數的第二介電常數。所述半導體結構進一步包含所述裸片、所述電介質部件及所述模制件上的第二重布結構，其中所述第二重布層包含所述電介質部件上的天線，且所述天線電連接到所述裸片。

技術領域

本發明實施例涉及半導體結構及其制造方法。

背景技術

半導體裝置在持續變小，同時具有更多功能及更多集成電路系統。為適應半導體裝置的小型化尺度，集成電路已成為有效替代以進一步減小半導體裝置的物理大小。晶片級封裝(WLP)過程歸因于其低成本及相對簡單制造操作而被廣泛使用。

已開發各種技術及應用用于晶片級封裝，其涉及具有不同材料的大量不同組件。舉例來說，具有RF集成電路(IC)的毫米(mm)波天線用于高頻應用中。

發明內容

本發明的實施例涉及一種半導體結構，其包括：第一重布結構，其中所述第一重布結構包括第一導電圖案；裸片，其在所述第一重布結構上；模制件，其在所述第一重布結構上，其中所述模制件包圍所述裸片，且所述模制件具有第一介電常數；電介質部件，其延伸穿過所述模制件，其中所述電介質部件具有不同于所述第一介電常數的第二介電常數；及第二重布結構，其在所述裸片、所述電介質部件及所述模制件上，其中所述第二重布層包含所述電介質部件上的天線，且所述天線電連接到所述裸片。

本發明的實施例涉及一種半導體結構，其包括：第一重布結構；模制件，其在所述第一重布結構上，其中所述模制件具有第一介電常數；裸片，其由所述模制件包圍；多個電介質部件，其由所述模制件包圍，其中所述多個電介質部件中的每一者的介電常數不同于所述第一介電常數；及第二重布結構，其在所述裸片上，其中所述第二重布結構包括多個天線結構，所述多個天線結構中的每一者電連接到所述裸片，且所述多個天線結構中的每一者在所述多個電介質部件的對應電介質部件上。

本發明的實施例涉及一種形成半導體結構的方法，其包括：形成包含第一導電圖案的第一重布結構；將裸片安置于所述第一重布結構上；將模制材料放置于所述第一重布結構上以包圍所述裸片；移除所述模制材料的一部分以形成開口；將電介質材料放置到所述開口中以形成電介質部件；及在所述模制材料及所述電介質部件上形成第二重布結構，其中所述第二重布結構包含在所述電介質部件上且電連接到所述裸片的天線結構。

附圖說明

從結合附圖解讀的以下詳細描述最好理解本發明的方面。應注意，根據行業標準做法，各種構件未按比例繪制。事實上，為使討論清楚，各種構件的尺寸可任意增大或減小。

圖1是根據本發明的一些實施例的半導體結構的示意俯視圖。

圖2是沿圖1中的線A-A取得的示意剖面圖。

圖3及圖4是根據本發明的一些實施例的半導體結構的天線結構的示意透視圖。

圖5到圖7是根據本發明的一些實施例的半導體結構的一部分的示意俯視圖。

圖8是根據本發明的一些實施例的用于形成半導體結構的方法的流程圖。

圖9到圖28是根據本發明的一些實施例的方法的一或多個階段的示意剖面圖。

具體實施方式