[發明專利]具有溝槽結勢壘肖特基二極管的半導體結構

在審

• 申請號: 202110404698.3
• 申請日: 2021-04-15
• 公開（公告）號: CN114649421A
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 黃智方;胡家瑋;林祐安;詹詠翔
• 申請（專利權）人: 黃智方
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/78
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王天堯;湯在彥

1.一種具有溝槽結勢壘肖特基二極管的半導體結構，其特征在于，包含一二極管結構，該二極管結構包含：

一第一金屬層，分別設置于該二極管結構的上表面與底面，以分別形成一源極與一漏極；

一第一N型半導體基板，設置于該漏極上；

一第一N型漂移區，設置于該第一N型半導體基板上；

一第一N型電流分散層，設置于該第一N型漂移區上；

一第一P型井，設置于該第一N型電流分散層上；

一第一N型半導體層，設置于該第一P型井上；

一第一P型半導體層，設置于該第一P型井上；

一第一溝槽，延伸通過該第一N型半導體層、該第一P型井以及該第一N型電流分散層，該第一溝槽的底部終止于該第一N型漂移區；

一第一絕緣層，設置于該第一溝槽內的兩側壁，且該源極的該第一金屬層延伸至該第一溝槽內，且該第一溝槽內的該金屬層的兩側接觸該兩側壁的該第一絕緣層；以及

一第一P型半導體保護層，設置于該第一溝槽的底部以下且于該第一溝槽的底部兩側，并相鄰于該第一N型漂移區，該第一絕緣層設置于該第一P型半導體保護層之上，該第一P型半導體保護層的兩部分之間具有一間隙，且該間隙之上為該第一溝槽中的該金屬層；該第一絕緣層用以避免該第一溝槽內的該第一金屬層的側面接觸該第一P型井、或該第一N型電流分散層、或該第一N型半導體層。

2.如權利要求1所述的半導體結構，其特征在于，該第一溝槽為一U型溝槽。

3.如權利要求2所述的半導體結構，其特征在于，一電流路徑自該源極流經該間隙為垂直方向的路徑。

4.如權利要求3所述的半導體結構，其特征在于，該半導體結構包含一UMOS極構，該UMOS結構包含：

一第二金屬層，分別設置于該UMOS結構的上表面與底面，以分別形成該源極與該漏極，以做為該UMOS結構與該二極管并聯的電極；

一第二N型半導體基板，設置于該UMOS結構的該漏極上；

一第二N型漂移區，設置于該UMOS結構的該第二N型半導體基板上；

一第二N型電流分散層，設置于該第二N型漂移區上；

一第二P型井，設置于該第二N型電流分散層上；

一第二N型半導體層，設置于該第二P型井上；

一第二P型半導體層，設置于該第二P型井上；

一第二溝槽，延伸通過該第二N型半導體層以及該第二N型電流分散層，該第二溝槽的底部終止于該第二N型漂移區；

一第二絕緣層，設置于該第二溝槽內；

一柵極，設置于該第二溝槽的該第二絕緣層中并被該第二絕緣層所包覆；以及

一第二P型半導體保護層，設置于該第二溝槽的底部以下，并相鄰于該第二N型漂移區，且該第二絕緣層設置于該第二P型半導體保護層之上。

5.如權利要求3所述的半導體結構，其特征在于，該半導體結構包含一UMOS結構，該UMOS結構包含：

一第二金屬層，分別設置于該UMOS結構的上表面與底面，以分別形成該源極與該漏極，以做為該UMOS結構與該二極管并聯的電極；

一第二N型半導體基板，設置于該UMOS結構的該漏極上；

一第二N型漂移區，設置于該UMOS結構的該第二N型半導體基板上；

一第二N型電流分散層，設置于該第二N型漂移區上；

一第二P型井，設置于該第二N型電流分散層上；

一第二N型半導體層，設置于該第二P型井上；

一第二P型半導體層，設置于該第二P型井上；一第二溝槽，延伸通過該第二N型半導體層以及該第二N型電流分散層，該第二溝槽的底部終止于該第二N型漂移區；

一第二絕緣層，設置于該第二溝槽內；

一分離柵極，設置于該第二溝槽的該第二絕緣層中并被該第二絕緣層所包覆；

一柵極，設置于該第二溝槽的該第二絕緣層中，且在該分離柵極之上，該柵極被該第二絕緣層所包覆；以及

一第二P型半導體保護層，設置于該第二溝槽的底部以下，并相鄰于該第二N型漂移區，且該第二絕緣層設置于該第二P型半導體保護層之上；

其中，該柵極與該分離柵極被該第二絕緣層所區隔出一預設間距；以及，該柵極的一底部的一深度位置深于該P型井與該第二N型電流分散層的交界面。