[發(fā)明專利]一種適用商業(yè)衛(wèi)星的FPGA多備份程序加載方法及裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110403113.6
• 申請(qǐng)日: 2021-04-15
• 公開（公告）號(hào): CN113010233A
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計(jì)）人: 何林飛;李曉飛;韓俊博;霍恩廣;柴超;賀健;劉俊云;婁崇義
• 申請(qǐng)（專利權(quán)）人: 天津訊聯(lián)科技有限公司
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445;G06F13/42
• 代理公司: 天津睿勤專利代理事務(wù)所(普通合伙) 12225
• 代理人: 孟福成

本發(fā)明提供了適用商業(yè)衛(wèi)星的FPGA多備份程序加載方法，ARM處理器向選擇單元和FPGA單元發(fā)送信號(hào)；FPGA單元讀取一個(gè)存儲(chǔ)單元的信息，進(jìn)行加載：ARM處理器監(jiān)控FPGA單元狀態(tài)；若一段時(shí)間內(nèi)，ARM處理器未收到FPGA單元發(fā)送的遙測(cè)信息，ARM處理器控制FPGA單元斷電，選擇另一存儲(chǔ)單元重新加載。本發(fā)明還提供了加載裝置，包括選擇單元和多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元與FPGA單元連接，用于存儲(chǔ)FPGA單元的配置代碼；所述選擇單元分別與存儲(chǔ)單元、FPGA單元和ARM處理器連接。本發(fā)明采用多個(gè)存儲(chǔ)單元,使用ARM處理器來選擇存儲(chǔ)單元，在部分存儲(chǔ)單元異常時(shí),仍能保證FPGA正常加載，同時(shí)在FPGA程序運(yùn)行異常時(shí)，控制FPGA重新加載。

技術(shù)領(lǐng)域

本發(fā)明屬于計(jì)算機(jī)領(lǐng)域，特別涉及一種適用商業(yè)衛(wèi)星的FPGA多備份程序加載方法及裝置。

背景技術(shù)

未來10年全球?qū)l(fā)射7000顆小衛(wèi)星，衛(wèi)星按照其應(yīng)用分為通信衛(wèi)星、遙感衛(wèi)星、導(dǎo)航衛(wèi)星，遙感衛(wèi)星主要分布在低軌（400-1000km）。目前大多數(shù)衛(wèi)星的測(cè)控、數(shù)傳、導(dǎo)航數(shù)據(jù)處理單元等采用FPGA+CPU的靈活架構(gòu)。然而宇宙中存在各種輻射射線，使得高性能FPGA系統(tǒng)受太空射線影響而產(chǎn)生單粒子效應(yīng)的概率大大提高，并且器件的集成度越高，單粒子效應(yīng)的影響就越顯著，這嚴(yán)重影響和制約著航天電子儀器設(shè)備的正常工作。

常規(guī)航天級(jí)FPGA可靠性措施采用控制器FPGA，采用SelectMAP加載方式，所用控制器一般為ACLTEL公司反熔絲或者flash結(jié)構(gòu)FPGA或者專用FPGA加載控制芯片（如上海復(fù)旦微電子公司抗輻射回讀刷新芯片JFMRS01RH）。這種系統(tǒng)過于龐大，且價(jià)格昂貴，成本在2萬人民幣以上，同時(shí)需要額外功耗1W以上，不適合商業(yè)航天的應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明針對(duì)現(xiàn)有技術(shù)中存在的技術(shù)問題，提供一種適用商業(yè)衛(wèi)星的FPGA多備份程序加載方法及裝置，采用多個(gè)存儲(chǔ)單元,使用ARM處理器來選擇存儲(chǔ)單元，在部分存儲(chǔ)單元異常時(shí),仍能保證FPGA正常加載，不影響任務(wù)執(zhí)行，同時(shí)在FPGA程序運(yùn)行異常時(shí)，可以通過使用CPU監(jiān)控辦法，控制FPGA重新加載，具有成本低、功耗小的優(yōu)點(diǎn)。

本發(fā)明采用的技術(shù)方案是：一種適用商業(yè)衛(wèi)星的FPGA多備份程序加載方法，包括以下步驟：

步驟1：ARM處理器控制FPGA單元加電，同時(shí)向選擇單元發(fā)送片選使能信號(hào)，向FPGA單元發(fā)送加載控制信號(hào)；

步驟2：FPGA單元向選擇單元發(fā)送片選信號(hào)；選擇單元向?qū)?yīng)的存儲(chǔ)單元發(fā)送片選信號(hào)；

步驟3：FPGA單元讀取該存儲(chǔ)單元的信息，進(jìn)行加載：若加載成功，向ARM處理器發(fā)送加載完成指示信號(hào)；若加載未成功，等待一段時(shí)間；

步驟4：ARM處理器開始監(jiān)控FPGA單元狀態(tài)；若一段時(shí)間內(nèi)，ARM處理器未收到FPGA單元發(fā)送的遙測(cè)信息，ARM處理器控制FPGA單元斷電，并重復(fù)步驟1，選擇另一個(gè)存儲(chǔ)單元用于FPGA單元加載。

優(yōu)選的，每次步驟1中, ARM處理器發(fā)出的片選使能信號(hào)不同。

本發(fā)明采用的技術(shù)方案還是：一種適用商業(yè)衛(wèi)星的FPGA多備份程序加載裝置，包括選擇單元和存儲(chǔ)單元，

所述存儲(chǔ)單元與FPGA單元連接，所述存儲(chǔ)單元用于存儲(chǔ)FPGA單元的配置代碼；所述存儲(chǔ)單元的數(shù)量不止一個(gè)；

所述選擇單元分別與存儲(chǔ)單元、FPGA單元和ARM處理器連接，所述選擇單元用于根據(jù)ARM處理器和FPGA單元的信號(hào)，選擇一個(gè)存儲(chǔ)單元用于FPGA單元的加載。

優(yōu)選的，所述選擇單元包括若干通道，每個(gè)通道均與FPGA單元、ARM處理器和存儲(chǔ)單元連接。

優(yōu)選的，所述通道的結(jié)構(gòu)均相同，每個(gè)通道對(duì)應(yīng)一個(gè)存儲(chǔ)單元。

優(yōu)選的，所述通道為緩沖門。

優(yōu)選的，所述存儲(chǔ)單元的數(shù)量為2-4個(gè)。