[發明專利]基于Python的FPGA驗證方法、裝置、計算機設備及存儲介質

有效

• 申請號: 202110400064.0
• 申請日: 2021-04-14
• 公開（公告）號: CN113094274B
• 公開（公告）日: 2023-10-13
• 發明（設計）人: 龔寧波;徐攀;臧鑫
• 申請（專利權）人: 深圳憶聯信息系統有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 曹祥波

本發明涉及基于Python的FPGA驗證方法、裝置、計算機設備及存儲介質，該方法，包括：運行驗證腳本；加載b itf i l e至FPGA；選擇驗證固件路徑，并調用仿真器加載該驗證固件；判斷驗證固件是否加載成功；選擇測試腳本，加載測試腳本命令，并進行測試；判斷測試Case是否掛死；判斷測試Case是否全部測試完成；記錄該I P模塊的測試信息；修改I P模塊的b itf i l e路徑，重啟主機，開始下一輪I P模塊的測試，直至完成所有I P模塊的測試；匯總所有I P模塊的測試信息，并分析測試結果，輸出分析文檔。本發明保證了驗證I P模塊的連續性，實現了自動化FPGA驗證，減少了人工操作，提高了驗證效率。

技術領域

本發明涉及基于Python的FPGA驗證技術領域，尤其是指基于Python的FPGA驗證方法、裝置、計算機設備及存儲介質。

背景技術

SSD的設計階段需要對不同的IP模塊(一種集成電路、器件或部件)進行FPGA(Field Programmable Gate Array，現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物)驗證，IC設計人員在開發不同的IP模塊時會迭代大量的bitfile(bitfile就是FPGA設計的最終文件,用于配置FPGA的配置比特流)文件，驗證人員在FPGA中加載該bitfile文件以測試IP模塊的穩定性和可靠性，并根據測試結果反饋修改建議。由于IP模塊開發過程中的迭代周期短，且不同的IP功能獨立，導致需要驗證的bitfile較多，驗證固件也各不相同，如Nvme、NFC都對應不同的IP模塊和驗證固件。傳統的驗證方法需要驗證人員手動下載bitfile到FPGA板上，并在Dstream(仿真器)上加載對應的固件進行測試，當某個模塊出錯后，Dstream和FPGA會掛死，導致驗證無法連續進行，需要手動重啟Dstream和FPGA，重新下載bitfile來維持驗證的連續性。

發明內容

本發明的目的在于克服現有技術的不足，提供基于Python的FPGA驗證方法、裝置、計算機設備及存儲介質。

為了解決上述技術問題，本發明采用如下技術方案：

基于Python的FPGA驗證方法，包括以下步驟：

運行驗證腳本；

根據驗證腳本到待驗證的IP模塊路徑下加載bitfile至FPGA；

根據IP模塊選擇驗證固件路徑，并調用仿真器加載該驗證固件；

判斷驗證固件是否加載成功；

若加載成功，則根據IP模塊選擇測試腳本，在串口中加載測試腳本命令，并對IP模塊進行測試；

判斷IP模塊測試中測試Case是否掛死；

若未掛死，則判斷IP模塊測試中測試Case是否全部測試完成；

若全部測試完成，則記錄該IP模塊的測試信息；

修改驗證腳本中IP模塊的bitfile路徑，重啟主機，開始下一輪IP模塊的測試，直至完成所有IP模塊的測試；

匯總所有IP模塊的測試信息，并分析測試結果，輸出分析文檔。

其進一步技術方案為：所述運行驗證腳本步驟之前，還包括：預先將驗證腳本植入至主機內。

其進一步技術方案為：所述判斷IP模塊測試中測試Case是否掛死步驟之后，還包括：若掛死，則記錄Case ID與log信息，標記該Case在下一次測試中不執行，然后重啟主機，返回執行所述運行驗證腳本步驟。