[發明專利]一種支持多模式串行化的I/O發送器電路

在審

• 申請號: 202110399699.3
• 申請日: 2021-04-14
• 公開（公告）號: CN114978202A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 塞爾瓦庫瑪·西瓦拉杰;林舜杰;鄭誌學;趙子健
• 申請（專利權）人: 馬來西亞瑞天芯私人有限公司
• 主分類號: H04B1/04
• 分類號: H04B1/04;H04L5/02
• 代理公司: 深圳市韋恩肯知識產權代理有限公司 44375
• 代理人: 李華雙

1.一種用于支持多模式串行化的輸入輸出(I/O)發送器電路(100)，包括串行器(103)；其特征在于，所述串行器(103)包括：

多個先進先出(FIFO)緩沖器(101)；

多個觸發器(102)；所述多個觸發器包括第一鎖存器、第二鎖存器、第三觸發器和第四觸發器，以保持數據準備就緒并將數據分級，以用于后續的多路復用；

0度相移時鐘和90度相移時鐘；以及

多路復用器；

其中，列讀指針從每個FIFO緩沖器(101)讀取一位數據；

其中，根據所述0度相移時鐘和90度相移時鐘的頻率，將所述數據采樣到各個觸發器(102)中；

其中，通過0度相移時鐘和90度相移時鐘經由所述多路復用器輸出所述數據。

2.根據權利要求1所述的I/O發送器電路(100)，其特征在于，所述串行器(103)包括四個FIFO緩沖器(101)，每個FIFO緩沖器耦合到所述多個觸發器(102)的其中一個觸發器，以支持4比1的串行化。

3.根據權利要求1所述的I/O發送器電路(100)，其特征在于，所述串行器(103)還包括三個多路復用器，所述三個多路復用器分別耦合到所述0度相移時鐘、所述90度相移時鐘和所述第三觸發器，以支持2比1的串行化。

4.根據權利要求1所述的I/O發送器電路(100)，其特征在于，所述串行器(103)還包括附加多路復用器，所述附加多路復用器添加到所述多個FIFO緩沖器(101)的第一FIFO緩沖器，以支持I/O的均衡。

5.根據權利要求1所述的I/O發送器電路(100)，還包括來自外部邏輯和旁路多路復用器(106)的旁路路徑，以允許直接的異步通信和接收模式的終結。

6.根據權利要求1所述的I/O發送器電路(100)，還包括輸出使能引腳，用于控制輸出驅動器的驅動強度和焊盤上的終結。

7.一種用于支持4比1串行化的I/O發送器電路操作方法，其特征在于，包括以下步驟：

通過列讀指針從每個FIFO緩沖器(101)讀取數據位；

通過兩個鎖存器和兩個觸發器從每個FIFO緩沖器(101)捕獲輸出；以及

根據0度相移時鐘和90度相移時鐘，通過多路復用器從所述兩個鎖存器和所述兩個觸發器輸出所述數據。

8.根據權利要求7所述的方法，其特征在于，通過列讀指針從每個FIFO緩沖器(101)同時讀取包括當前數據和未來數據的數據位以用于I/O的均衡。

9.一種用于支持2比1串行化的I/O發送器電路操作方法，其特征在于，包括以下步驟：

通過列讀指針從每個FIFO緩沖器(101)讀取數據位；

通過兩個鎖存器和兩個觸發器從每個FIFO緩沖器(101)捕獲輸出；

確定2比1模式的串行化；

操作0度相移時鐘以驅動相同的時鐘信號；

用第二鎖存器代替第三觸發器路徑；以及

通過多路復用器從所述第二鎖存器或第四觸發器輸出所述數據。

10.根據權利要求9所述的方法，其特征在于，在讀取數據位之前，將FIFO緩沖器(101)中的數據向左移位1，并將每兩個FIFO位置上的數據加倍，以用于I/O的均衡。

11.根據權利要求10所述的方法，其特征在于，從FIFO同時讀取所述未來數據和所述當前數據，而且不會產生額外的周期延遲。