[發明專利]一種列車以太網異常數據檢測系統、設備及方法

有效

• 申請號: 202110399041.2
• 申請日: 2021-04-14
• 公開（公告）號: CN112968818B
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 張鵬;張俊杰;郝玉福;張小松;張相田
• 申請（專利權）人: 中車青島四方車輛研究所有限公司
• 主分類號: H04L43/0823
• 分類號: H04L43/0823;H04W24/08
• 代理公司: 青島清泰聯信知識產權代理有限公司 37256
• 代理人: 李紅巖

1.一種列車以太網異常數據檢測系統，其特征在于，包括：主處理器、交換機、終端設備及服務器處理單元，其中，

所述主處理器由ARM處理單元和FPGA處理單元集成；

所述FPGA處理單元通過以太網通信單元通信連接所述交換機和所述終端設備，還通信連接所述ARM處理單元，用于根據判斷向量檢測并濾除所述交換機和所述終端設備的網絡數據中的異常網絡數據，并用于將所述網絡數據和所述異常網絡數據發送至所述ARM處理單元；

所述ARM處理單元通過所述以太網通信單元通信連接所述交換機，所述交換機通信連接所述服務器處理單元，用于將所述網絡數據和所述異常數據發送至所述服務器處理單元，并用于將所述判斷向量發送至所述FPGA處理單元；

所述服務器處理單元用于訓練所述網絡數據，生成所述異常數據檢測模型和所述判斷向量，并用于基于所述異常數據檢測模型和所述異常數據更新所述判斷向量，并將更新后的所述判斷向量發送至所述ARM處理單元。

2.根據權利要求1所述的列車以太網異常數據檢測系統，其特征在于，所述ARM處理單元還用于根據更新后的所述判斷向量配置所述FPGA處理單元。

3.根據權利要求1所述的列車以太網異常數據檢測系統，其特征在于，所述FPGA處理單元包括：多路徑選擇模塊和異常數據檢測模塊，其中，

所述多路徑選擇模塊通信連接ARM處理單元和異常數據檢測模塊，還通過所述以太網通信單元通信連接所述交換機，用于當接收所述交換機的數據為所述網絡數據時，將所述網絡數據發送至所述異常數據檢測模塊；當接收所述交換機的數據為配置數據即更新后的所述判斷向量時，將所述配置數據發送至所述ARM處理單元；

所述異常數據檢測模塊通過所述以太網通信單元通信連接所述終端設備，還通信連接ARM處理單元，用于將所述交換機和所述終端設備的所述網絡數據發送至所述ARM處理單元，根據所述判斷向量檢測并濾除所述網絡數據中的所述異常網絡數據，并將所述異常網絡數據發送至所述ARM處理單元。

4.根據權利要求3所述的列車以太網異常數據檢測系統，其特征在于，所述FPGA處理單元還包括：數據存儲模塊，其中，

所述數據存儲模塊通信連接所述異常數據檢測模塊，用于存儲所述交換機和所述終端設備的所述網絡數據和所述異常網絡數據。

5.根據權利要求1-4任一項所述的列車以太網異常數據檢測系統，其特征在于，所述FPGA處理單元中所述異常數據檢測方法具體包括：

將所述交換機和所述終端設備的所述網絡數據解析為矩陣向量數據；

將所述矩陣向量數據與所述判斷向量相乘，若相乘結果為1時，則將所述網絡數據中的所述異常網絡數據發送至所述ARM處理單元；若相乘結果為0時，則將所述網絡數據中的正常網絡數據通過所述以太網通信單元發送至所述終端設備或所述交換機。

6.根據權利要求1所述的列車以太網異常數據檢測系統，其特征在于，還包括：

無線通信單元，所述FPGA處理單元和所述ARM處理單元通過所述無線通信單元與數據中心系統通信連接，用于將所述網絡數據和所述異常數據發送至所述數據中心系統。

7.根據權利要求1所述的列車以太網異常數據檢測系統，其特征在于，還包括：

監控單元，通信連接所述FPGA處理單元和所述ARM處理單元，用于實時監控所述FPGA處理單元和所述ARM處理單元的運行狀態，當所述運行狀態為異常狀態時，生成并發送異常信號至所述FPGA處理單元和所述ARM處理單元，所述FPGA處理單元和所述ARM處理單元進行復位處理。

8.一種列車以太網異常數據檢測設備，其特征在于，包含如權利要求1-7任一項所述的列車以太網異常數據檢測系統。