[發(fā)明專(zhuān)利]嵌入式閃存高速編程的實(shí)現(xiàn)方法、嵌入式閃存的編程系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202110397302.7
• 申請(qǐng)日: 2021-04-14
• 公開(kāi)（公告）號(hào): CN112802527B
• 公開(kāi)（公告）日: 2021-07-02
• 發(fā)明（設(shè)計(jì)）人: 湯臻;章錫翔;劉強(qiáng);吳忠潔
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海靈動(dòng)微電子股份有限公司
• 主分類(lèi)號(hào): G11C16/10
• 分類(lèi)號(hào): G11C16/10;G11C16/20
• 代理公司: 上海一平知識(shí)產(chǎn)權(quán)代理有限公司 31266
• 代理人: 吳珊;成春榮

1.一種嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，用于實(shí)現(xiàn)編程系統(tǒng)中閃存的編程，所述編程系統(tǒng)包括：上位機(jī)、調(diào)試接口和微控制器，所述微控制器包括靜態(tài)存儲(chǔ)器和閃存，所述靜態(tài)存儲(chǔ)器包括程序代碼區(qū)、控制交換區(qū)和數(shù)據(jù)緩沖區(qū)，所述上位機(jī)通過(guò)所述調(diào)試接口與所述微控制器在所述靜態(tài)存儲(chǔ)器中進(jìn)行命令和數(shù)據(jù)的傳輸，其中，所述方法包括如下步驟：

所述上位機(jī)通過(guò)所述調(diào)試接口獲取所述靜態(tài)存儲(chǔ)器和所述閃存的參數(shù)，并將閃存編程代碼寫(xiě)入所述程序代碼區(qū)；

所述微控制器運(yùn)行所述程序代碼區(qū)中的閃存編程代碼并將正常運(yùn)行標(biāo)志寫(xiě)入所述控制交換區(qū)；

所述上位機(jī)讀取所述正常運(yùn)行標(biāo)志，配置數(shù)據(jù)在所述閃存中的寫(xiě)入地址，并且，將待寫(xiě)入數(shù)據(jù)傳輸至所述數(shù)據(jù)緩沖區(qū)，將操作命令寫(xiě)入所述控制交換區(qū)；

所述微控制器讀取所述操作命令和所述寫(xiě)入地址，將所述數(shù)據(jù)緩沖區(qū)中的待寫(xiě)入數(shù)據(jù)寫(xiě)入所述閃存后在所述控制交換區(qū)寫(xiě)入操作結(jié)果和編程結(jié)果應(yīng)答；

所述上位機(jī)獲取所述編程結(jié)果應(yīng)答，并根據(jù)已寫(xiě)入所述閃存的數(shù)據(jù)的大小修改所述寫(xiě)入地址用于對(duì)所述閃存進(jìn)行下一輪編程；

其中，所述微控制器在所述編程系統(tǒng)的運(yùn)行過(guò)程中不產(chǎn)生中斷。

2.根據(jù)權(quán)利要求1所述的嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，所述控制交換區(qū)包括參數(shù)區(qū)和指令區(qū)，所述參數(shù)區(qū)用于存儲(chǔ)所述寫(xiě)入地址和所述操作結(jié)果，所述指令區(qū)用于存儲(chǔ)所述操作命令、所述正常運(yùn)行標(biāo)志和所述編程結(jié)果應(yīng)答。

3.根據(jù)權(quán)利要求1所述的嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，根據(jù)所述已寫(xiě)入所述閃存的數(shù)據(jù)的大小修改所述寫(xiě)入地址的步驟，還包括：將所述寫(xiě)入地址加上已寫(xiě)入所述閃存的數(shù)據(jù)的大小生成新的寫(xiě)入地址。

4.根據(jù)權(quán)利要求1所述的嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，獲取所述靜態(tài)存儲(chǔ)器和所述閃存參數(shù)的步驟，還包括：所述上位機(jī)判斷所述寫(xiě)入地址是否大于所述閃存的最大存儲(chǔ)地址，如大于，則編程結(jié)束。

5.根據(jù)權(quán)利要求1所述的嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，還包括：所述上位機(jī)判斷待寫(xiě)入的數(shù)據(jù)是否全部傳輸?shù)剿鰯?shù)據(jù)緩沖區(qū)，如全部傳輸完成，則編程結(jié)束。

6.根據(jù)權(quán)利要求1所述的嵌入式閃存高速編程的實(shí)現(xiàn)方法，其特征在于，還包括：所述微控制器若在一定時(shí)間內(nèi)未讀取到控制交換區(qū)的指令，則全部傳輸完成，編程結(jié)束。

7.一種嵌入式閃存的編程系統(tǒng)，其特征在于，包括：上位機(jī)、調(diào)試接口和微控制器，所述微控制器包括靜態(tài)存儲(chǔ)器和閃存，所述靜態(tài)存儲(chǔ)器包括程序代碼區(qū)、控制交換區(qū)和數(shù)據(jù)緩沖區(qū)，所述上位機(jī)通過(guò)所述調(diào)試接口與所述微控制器在所述靜態(tài)存儲(chǔ)器中進(jìn)行命令和數(shù)據(jù)的傳輸，其中，所述微控制器被配置為執(zhí)行如下步驟：

提供所述靜態(tài)存儲(chǔ)器和所述閃存的參數(shù)供所述上位機(jī)獲取；

運(yùn)行所述上位機(jī)通過(guò)所述調(diào)試接口寫(xiě)入所述程序代碼區(qū)中的閃存編程代碼；

將正常運(yùn)行標(biāo)志寫(xiě)入所述控制交換區(qū)供所述上位機(jī)讀取；

讀取所述上位機(jī)寫(xiě)入所述控制交換區(qū)中的操作命令和所述上位機(jī)配置的數(shù)據(jù)在所述閃存中的寫(xiě)入地址；

將所述上位機(jī)傳輸至所述數(shù)據(jù)緩沖區(qū)中的待寫(xiě)入數(shù)據(jù)寫(xiě)入所述閃存后在所述控制交換區(qū)寫(xiě)入操作結(jié)果和編程結(jié)果應(yīng)答供所述上位機(jī)獲取；

其中，所述微控制器在所述編程系統(tǒng)的運(yùn)行過(guò)程中不產(chǎn)生中斷。

8.根據(jù)權(quán)利要求7所述的嵌入式閃存的編程系統(tǒng)，其特征在于，所述控制交換區(qū)包括參數(shù)區(qū)和指令區(qū)，所述參數(shù)區(qū)用于存儲(chǔ)所述寫(xiě)入地址和所述操作結(jié)果，所述指令區(qū)用于存儲(chǔ)所述操作命令、所述正常運(yùn)行標(biāo)志和所述和編程結(jié)果應(yīng)答。

9.根據(jù)權(quán)利要求7所述的嵌入式閃存的編程系統(tǒng)，其特征在于，所述上位機(jī)將所述寫(xiě)入地址加上已寫(xiě)入所述閃存的數(shù)據(jù)的大小生成新的寫(xiě)入地址，并且，所述上位機(jī)判斷所述寫(xiě)入地址是否大于所述閃存的最大存儲(chǔ)地址，如大于，則編程結(jié)束。

10.根據(jù)權(quán)利要求7所述的嵌入式閃存的編程系統(tǒng)，其特征在于，所述微控制器若在一定時(shí)間內(nèi)未讀取到控制交換區(qū)的指令，則全部傳輸完成，編程結(jié)束。