[發明專利]一種陣列基板結構、顯示裝置及陣列基板結構的制備方法

有效

• 申請號: 202110396565.6
• 申請日: 2018-03-21
• 公開（公告）號: CN113192980B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 曹尚操
• 申請（專利權）人: 福建華佳彩有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;H10K59/12
• 代理公司: 福州市博深專利事務所(普通合伙) 35214
• 代理人: 張明

本發明提供一種陣列基板結構、顯示裝置及陣列基板結構的制備方法，該TFT陣列基板具有雙層存儲電容結構，可在保證TFT器件的存儲電容的容量一定以及保證TFT器件可靠性的前提下，減小像素面積，提高顯示面板的PPI，同時增加版圖設計的靈活性；此外，通過將輔助金屬層設置在第一金屬層和第三金屬層之間，可以使輔助金屬層上方和下方的絕緣層通過一次構圖工藝同時完成圖案化，這樣可以節約一張掩膜版、減少一道構圖工藝的曝光、刻蝕和剝離等制程，節約TFT陣列基板的制程成本；本發明提供的顯示裝置，采用了上述的TFT陣列基板，在相同的顯示尺寸下，該顯示裝置的像素分布密度大大提高，顯示畫面更清晰。

本案是以申請日為2018-03-21，申請號為201810234371.4，名稱為“一種TFT陣列基板、顯示裝置及TFT陣列基板的制備方法”的發明專利為母案而進行的分案申請。

技術領域

本發明涉及顯示技術領域，尤其涉及一種陣列基板結構、顯示裝置及陣列基板結構的制備方法。

背景技術

由于顯示屏始終有高清的要求，這就要求像素面積不斷減小，以增大像素的分布密度(PPI)。近年來，顯示面板的像素密度(PPI)的提高一般受限于像素結構中薄膜晶體管(TFT)的尺寸及布線間距，通過減小TFT的尺寸大小以及布線間距可提高PPI。例如，通過共用電極的方法來縮減布線間距，達到提高PPI的效果。然而，像素面積不斷減小，必然會導致工藝的復雜度提高、TFT器件存儲電容不斷降低，甚至使TFT器件的可靠性難以保證。

發明內容

本發明所要解決的技術問題是：提供一種陣列基板結構、顯示裝置及陣列基板結構的制備方法，該TFT陣列基板具有雙層存儲電容結構，可在保證TFT器件的存儲電容的容量一定以及保證TFT器件可靠性的前提下，減小像素面積，提高顯示面板的PPI，同時增加版圖設計的靈活性。

為了解決上述技術問題，本發明采用的技術方案為：

一種TFT陣列基板，包括第一金屬層、有源層、第三金屬層和輔助金屬層；所述第一金屬層形成柵極，所述第三金屬層形成源極和漏極，所述源極和漏極之間的有源層為溝道區域；所述第三金屬層位于所述第一金屬層的上方，所述輔助金屬層位于所述第一金屬層和第三金屬層之間，所述第一金屬層、第三金屬層和輔助金屬層之間通過絕緣層隔開；所述第一金屬層、輔助金屬層與夾在所述第一金屬層和輔助金屬層之間的絕緣層構成第一存儲電容；所述第三金屬層、輔助金屬層與夾在所述第三金屬層和輔助金屬層之間的絕緣層構成第二存儲電容。

本發明采用的另一技術方案為：

一種顯示裝置，包括上述的TFT陣列基板。

本發明采用的另一技術方案為：

一種TFT陣列基板的制備方法，包括如下步驟：

步驟1：在基板上依次形成柵極、柵極絕緣層、有源層和刻蝕阻擋層，所述柵極由第一金屬層形成；

步驟2：在所述刻蝕阻擋層上形成輔助金屬層；

步驟3：在所述刻蝕阻擋層和輔助金屬層上形成鈍化層；

步驟4：通過一次構圖工藝同時對鈍化層和刻蝕阻擋層圖案化，形成均與有源層連接的第一過孔和第二過孔；

步驟5：在所述鈍化層上形成第三金屬層，所述第三金屬層通過所述第一過孔和第二過孔與所述有源層連接；所述第三金屬層在所述第一過孔和第二過孔處分別形成源極和漏極。

本發明的有益效果在于：