[發明專利]基于電荷注入補償的逐次逼近模數轉換器

有效

• 申請號: 202110396528.5
• 申請日: 2021-04-13
• 公開（公告）號: CN113162625B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 曹驍飛
• 申請（專利權）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 周仁青

本發明揭示了一種基于電荷注入補償的逐次逼近模數轉換器，所述模數轉換器包括：比較器，包括第一輸入端、第二輸入端及輸出端，第一輸入端和第二輸入端之間設有底極板開關；采樣保持單元，包括與比較器第一輸入端相連的第一電容陣列及與第一電容陣列相連的第一開關陣列；電荷補償單元，包括與比較器第一輸入端相連的第二電容陣列及與第二電容陣列相連的第二開關陣列，電荷補償單元用于抵消底極板開關的電荷注入；控制邏輯單元，用于根據逐次逼近控制算法生成控制第一開關陣列的第一控制邏輯及控制第二開關陣列的第二控制邏輯。本發明在現有SAR ADC的基礎上增加電荷補償單元，可以補償任意開關配置下底極板開關引入的電荷注入。

技術領域

本發明屬于模數轉換器技術領域，具體涉及一種基于電荷注入補償的逐次逼近模數轉換器。

背景技術

基本逐次逼近型模數轉換器(SAR ADC)參圖1所示。該器件根據命令執行轉換，為了處理交流信號，SAR ADC必須具有輸入采樣保持(SHA)功能來實現在轉換周期期間保持信號不變。

在轉換周期時，采樣保持(SHA)電路置于保持模式，而內部DAC設為中間電平。比較器確定SHA輸出是大于還是小于DAC輸出，并將結果(位1，轉換的最高有效位)存儲在逐次逼近型寄存器(SAR)中。然后，DAC被設為?量程或?量程(取決于位1的值)，而比較器則確定轉換的位2，結果同樣存儲在寄存器中，而該過程繼續進行，直到確定所有位的值為止。當所有位均完成設置、測試并根據需要復位之后，SAR的內容即對應于模擬輸入的值，而轉換到此完成。這些位“測試”構成串行輸出版SAR型ADC的基礎。

現有技術中比較器(COMP)的兩個輸入端之間通常連接有底極板開關，通過底極板開關的導通或關閉來實現采樣相位和轉換相位的切換。

然而，在高精度模數轉換器中，底極板開關注入引入的非線性往往是不可忽略的，然后由于開關注入引入的誤差量和開關大小、開關兩側的等效阻抗、工藝參數和制造失配等很多因素相關，因此很難預測和補償。

因此，針對上述技術問題，有必要提供一種基于電荷注入補償的逐次逼近模數轉換器。

發明內容

本發明的目的在于提供一種基于電荷注入補償的逐次逼近模數轉換器，以補償底極板開關的電荷注入。

為了實現上述目的，本發明一實施例提供的技術方案如下：

一種基于電荷注入補償的逐次逼近模數轉換器，所述模數轉換器包括：

比較器，包括第一輸入端、第二輸入端及輸出端，第一輸入端和第二輸入端之間設有底極板開關S_{w_bottom}；

采樣保持單元，包括與比較器第一輸入端相連的第一電容陣列及與第一電容陣列相連的第一開關陣列，第一開關陣列用于控制第一電容陣列中的電容與輸入電壓信號V_IN、或基準電壓高電平V_REFP、或基準電壓低電平V_REFN相連；

電荷補償單元，包括與比較器第一輸入端相連的第二電容陣列及與第二電容陣列相連的第二開關陣列，第二開關陣列用于控制第二電容陣列中的電容與基準電壓高電平V_REFP或基準電壓低電平V_REFN相連，電荷補償單元用于抵消底極板開關S_{w_bottom}的電荷注入；

控制邏輯單元，用于根據逐次逼近控制算法生成控制第一開關陣列的第一控制邏輯及控制第二開關陣列的第二控制邏輯。