[發明專利]一種低成本集成芯片電感的制備方法

在審

• 申請號: 202110390400.8
• 申請日: 2021-04-12
• 公開（公告）號: CN113345702A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 蘇立良;蘇立鋒;宋樹華;黃利清;劉明松;龍清壽;劉余;蘇學遠
• 申請（專利權）人: 創一科技（長沙）有限公司
• 主分類號: H01F41/00
• 分類號: H01F41/00;H01F41/02;H01F41/06;H01F27/29
• 代理公司: 湖南省婁底市興婁專利事務所(普通合伙) 43106
• 代理人: 鄔松生

本發明提供的一種低成本集成芯片電感的制備方法，它包括有以下步驟：繞制線圈、模壓成型、固化、倒角、絕緣包覆、研磨、電鍍。本次發明的集成芯片電感迭代了現行業的繞線型NR電感、繞線型CD電感、繞線型磁屏蔽電感、銅片端電極型一體成型電感的技術，從而大大降低了產品的生產成本，減小產品在電路板上的安裝尺寸，增加了集成電路PCB板的安裝空間，本發明可以實現智能制造，做到資源節約，環境友好，可以為世界電子產業發展創造獨特價值。

技術領域

本發明涉及電感技術，尤其是指一種低成本集成芯片電感的制備方法。

背景技術

傳統電感包括有繞線型NR電感、繞線型CD電感、繞線型磁屏蔽電感、銅片端電極型一體成型電感；其中繞線型NR電感本體為磁芯加上繞線/點膠/焊錫后制成，因本體結構、材料特性及生產制程原因導致產品有以下幾點缺陷：1.產品本體強度較差。2.產品耐電流/直流電阻特性較差。3.產品無法在高頻下使用；繞線型CD電感為磁芯加上繞線/焊錫后制成，因本體結構、材料特性及生產制程原因導致產品有以下幾點缺陷：1.產品本體強度很差。2.產品耐電流/直流電阻特性較差。3.產品無法在高頻下使用。4.產品線圈本體直接外露導致產品有短路/磁漏等風險；繞線型磁屏蔽電感本體為磁芯加上繞線/焊錫/組裝磁套后制成，因本體結構、材料特性及生產制程原因導致產品有以下幾點缺陷：1.產品本體強度較差。2.產品耐電流/直流電阻特性較差。3.產品無法在高頻下使用。4.產品為組裝型電感，生產效率低導致產品成本高，不利于大規模生產，滿足不了市場需求；銅片端電極型一體成型電感的產品綜合特性較差，生產投資大且產品生產成本高，不利于大規模生產，滿足不了市場需求。

發明內容

本發明的目的在于提供一種“L”型電極并采用絕緣包覆，本次發明的一種低成本集成芯片電感迭代了現行業的繞線型NR電感、繞線型CD電感、繞線型磁屏蔽電感、銅片端電極型一體成型電感的技術，從而大大降低了產品的生產成本，節省了在電路板上的安裝尺寸，增加了集成電路PCB板的安裝空間，為集成電路產業的高度集成化發展創造有利條件；在尺寸相同情況下產品綜合性能大幅提升。

為實現上述目的，本發明所提供的技術方案為：一種低成本集成芯片電感的制備方法，它包括有以下主要步驟：繞制線圈、模壓成型、倒角、固化、絕緣包覆、研磨、電鍍。

作為上述工藝的擴充，本發明的工藝還可以采用以下步驟：繞制空心線圈、模壓成型、烘烤固化、熟胚倒角、絕緣包覆、研磨、電極鍍鎳、電極鍍銅、電鍍金屬化電極、檢測包裝。

作為上述工藝的優選步驟：所述空心線圈的繞制，其繞制方式采用在繞線治具上多軸繞制，必須參照相應的技術標準。

作為上述工藝的優選步驟：所述模壓成型是通過將含空心線圈的繞線治具放入成型機的模具中，再將線圈定點植入模腔，在模腔中注滿金屬粉末沖壓成型制品；成型密度不小于3g/cm3。

作為上述工藝的優選步驟：所述烘烤固化是將制品放入烤箱設備內進行烘烤固化，使用烘烤溫度不小于80℃，烘烤時間不少于1H的烘烤條件完成烘烤作業。

作為上述工藝的優選步驟：所述的熟胚倒角是將烘烤固化后的制品按制品重量與倒角介質以一定比例混合后放入倒角設備完成熟胚倒角作業。

作為上述工藝的優選步驟：所述的絕緣包覆是使用聚酰亞胺系材料對制品表面進行絕緣包覆處理，絕緣層厚度為不低于3um，制品包覆后在100℃以上烘烤0.5小時以上固化絕緣層。

作為上述工藝的優選步驟：所述的研磨是將制品整齊排列到治具內，使用高精密磨床對制品進行研磨作業，制品單邊研磨不小于3um（絕緣層厚度），研磨后露出制品端部漆包銅線截面。

作為上述工藝的優選步驟：所述的電極鍍銅是將研磨后的制品電鍍一層不小于1um的銅層。