[發明專利]一種多核異構域控制器核間安全通信系統

有效

• 申請號: 202110390110.3
• 申請日: 2021-04-12
• 公開（公告）號: CN113312299B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 楊世春;榮冬雪;李強偉;周新岸;周思達
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F15/17;G06F9/50
• 代理公司: 北京海虹嘉誠知識產權代理有限公司 11129
• 代理人: 高麗萍

1.一種多核異構域控制器核間安全通信系統，其特征在于，包括根據多核異構域控制器中的處理器類型劃分的若干物理分區以及與各物理分區相連的片上網絡，相同類型的處理器位于同一物理分區，各處理器包括相互連接的處理器核心和對應的獨立緩存單元，各物理分區內還包括共享通信總線和共享內存單元，在同一物理分區內的各相同類型的處理器的同構的處理器核心均通過各自的獨立緩存單元連接共享通信總線，所述共享通信總線連接共享內存單元，不同物理分區內的共享通信總線均連接片上網絡；

所述獨立緩存單元用于對應的處理器核心的獨立訪問，所述共享通信總線通過共享總線仲裁策略處理各處理器核心間數據與指令的交換，所述共享內存單元用于保存數據且同一物理分區的同構的處理器核心具有共享內存單元的訪問權限；所述片上網絡通過分層通信協議以及路由仲裁策略計算不同物理分區的異構的處理器核心間的數據交互需求以及協議握手，采用分層通信協議將不同物理分區的異構的處理器核心間的數據以及指令信息進行點對點的傳輸，并采用路由仲裁策略根據不同的數據請求方以及數據提供方動態地分配傳輸線路以及接口資源。

2.根據權利要求1所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述多核異構域控制器中的處理器包括若干CPU、GPU和FPGA，各所述CPU作為一個異構處理單元被劃分至一個物理分區，各所述GPU作為另一個異構處理單元被劃分至另一個物理分區，各所述FPGA作為第三個異構處理單元被劃分至第三個物理分區。

3.根據權利要求2所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述獨立緩存單元包括總線接口模塊，獨立緩存單元存儲相應處理器核心的數據請求指令并通過總線接口模塊連接共享通信總線，進而共享通信總線讀取到獨立緩存單元中的數據請求指令。

4.根據權利要求1至3之一所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述共享通信總線包括共享總線仲裁器，所述共享總線仲裁器根據共享總線仲裁策略將來自外部的數據和指令信息以及異構處理單元內部處理器核心間的信息進行仲裁，并分配到目標處理器核心進行相關數據處理以及指令執行。

5.根據權利要求4所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述共享總線仲裁策略包括優先級仲裁和輪循訪問仲裁方式。

6.根據權利要求4所述的一種多核異構域控制器核間安全通信系統，其特征在于，在不同物理分區內的各不同類型的處理器的異構的處理器核心間進行通信時，由某一異構處理單元內的處理器核心作為數據需求方發送數據請求指令信息并依次經獨立緩存單元和共享通信總線，發送到片上網絡路由仲裁，由片上網絡路由通過路由仲裁策略計算處理，在處理結果為符合分層通信協議后向數據提供方所在物理分區內的共享通信總線發送數據請求指令，由數據提供方所在物理分區內的共享通信總線的共享總線仲裁器判定數據請求指令信息中的數據提供處理器核心并從中調取數據需求方請求的數據，再發送到片上網絡并由片上網絡進行回傳。

7.根據權利要求6所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述片上網絡負責連接不同異構處理單元內部的通訊網絡并通過報文的數據交換方式進行數據交互，將不同物理分區的異構的處理器核心間的數據以及指令信息進行點對點的打包傳輸。

8.根據權利要求7所述的一種多核異構域控制器核間安全通信系統，其特征在于，數據提供方所在物理分區內的共享通信總線的共享總線仲裁器判定數據請求指令信息中的數據提供處理器核心，向數據提供處理器核心的獨立緩存單元寫入數據請求指令信息，所述數據提供處理器核心從獨立緩存單元中讀取到數據請求指令信息后，將數據需求方請求的數據根據片上網絡核間通信協議要求進行打包再將數據包發送到獨立緩存單元，進而由自身所在物理分區的共享通信總線發至片上網絡，再經數據需求方所在物理分區的共享通信總線發送到數據需求方的獨立緩存單元，數據需求方的處理器核心讀取獨立緩存單元的數據包并根據片上網絡核間通信協議解包數據包進而獲得數據。

9.根據權利要求2所述的一種多核異構域控制器核間安全通信系統，其特征在于，所述異構處理單元中的某處理器作為主控單元，所述主控單元除執行自身的算法功能外，還執行預設的電源管理策略及功耗控制策略以及對其它處理器進行資源管控。