[發明專利]一種集成電路芯片制造過程中的迭對測量方法和系統

有效

• 申請號: 202110390067.0
• 申請日: 2021-04-12
• 公開（公告）號: CN113158610B
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 蔣信
• 申請（專利權）人: 普賽微科技（杭州）有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398;G06N20/00
• 代理公司: 杭州宇信聯合知識產權代理有限公司 33401
• 代理人: 劉艷艷

本發明公開了一種集成電路芯片制造過程中的迭對測量方法，包括如下步驟：針對芯片制造過程的各個工藝層次，采集晶圓上各迭對標記圖像數據或采集晶圓上部分區域內的迭對測量數據；利用采集的迭對標記圖像數據或迭對測量數據，分別建立機器學習模型：迭對標記圖像處理模型、迭對測量數據預測模型；迭對測量時，通過已建立的迭對標記圖像處理模型對迭對標記圖像進行處理，或，通過已建立的迭對測量數據預測模型以及在晶圓上部分區域內采集的迭對測量數據對同一晶圓上其他未測量區域內的迭對測量數據進行預測。本發明通過機器學習模型對迭對測量的數據進行處理或預測，提高了迭對測量的穩定性、精度和測量效率。

技術領域

本發明涉及集成電路芯片的圖形迭對技術領域，具體涉及一種集成電路芯片制造過程中的迭對測量方法和系統。

背景技術

集成電路(Integrated Circuit)芯片的制造過程涉及多個工藝層次(Layer)。各工藝層次通過光刻工藝在晶圓上形成光刻材料的圖形，并以此為模板，利用刻蝕、沉積、化學機械拋光等多種工藝手段形成符合設計規格的電路器件及互連結構。不同工藝層次之間工藝圖形的迭對(Overlay)至關重要。如果迭對誤差超出了允許的范圍，電路器件和互連結構將無法正常地工作。

為了保證各工藝層次之間的圖形精確對準，在光刻工藝完成后會使用特定的迭對標記(Overlay Mark)進行迭對測量。圖1中展示了一種可能的迭對標記設計方案。迭對標記110和210分別在兩個不同工藝層次的加工過程中生成，各自包含4個條狀標記，組成方框結構。通過測量對應條狀標記之間的距離X1、X2、Y1、Y2等參數，可以對兩個工藝層次之間的圖形迭對誤差進行計算。如果迭對誤差超出了允許的范圍，則需要進行光刻工藝步驟的返工(Rework)。除了監控迭對誤差之外，迭對測量的結果也被用于建立迭對補償模型，通過迭對補償模型對工藝參數進行調整，減少工藝層次之間的迭對誤差。

圖2中顯示了迭對測量中可能出現的幾種情況。如圖2(a)所示，迭對標記121、122、123、124在第一個工藝層次的制造過程中生成，分別位于晶圓的不同位置。迭對標記221、222、223、224在第二個工藝層次的制造過程中生成，分別位于晶圓上與121、122、123、124對應的位置。迭對標記121、122、123、124的中心分別與迭對標記221、222、223、224的中心重合，表明第一個工藝層次和第二個工藝層次之間的圖形對準的情況良好。如圖2(b)所示，迭對標記131、132、133、134在第一個工藝層次的制造過程中生成，分別位于晶圓的不同位置。迭對標記231、232、233、234在第二個工藝層次的制造過程中生成，分別位于晶圓上與131、132、133、134對應的位置。迭對標記131、132、133、134分別與迭對標記231、232、233、234在水平方向上存在相對偏移，表明第一個工藝層次和第二個工藝層次之間的圖形對準存在水平方向上的迭對誤差。如圖2(c)所示，迭對標記141、142、143、144在第一個工藝層次的制造過程中生成，分別位于晶圓的不同位置。迭對標記241、242、243、244在第二個工藝層次的制造過程中生成，分別位于晶圓上與141、142、143、144對應的位置。迭對標記141、142、143、144分別與迭對標記241、242、243、244在垂直方向上存在相對偏移，表明第一個工藝層次和第二個工藝層次之間的圖形對準存在垂直方向上的迭對誤差。如圖2(d)所示，迭對標記151、152、153、154在第一個工藝層次的制造過程中生成，分別位于晶圓的不同位置。迭對標記251、252、253、254在第二個工藝層次的制造過程中生成，分別位于晶圓上與151、152、153、154對應的位置。迭對標記151、152、153、154與迭對標記251、252、253、254之間存在由于旋轉引起在相對偏移，表明第一個工藝層次和第二個工藝層次之間的圖形對準存在由于旋轉引起的迭對誤差。除了上述幾種迭對誤差之外，其他因素，例如圖形放大、鏡頭畸變、晶圓載物臺晃動等，也可能引起不同工藝層次之間的迭對誤差。