[發明專利]一種用于版圖布線的串擾優化方法及裝置、可讀存儲介質

在審

• 申請號: 202110386489.0
• 申請日: 2021-04-12
• 公開（公告）號: CN113011124A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 周海;張小平
• 申請（專利權）人: 上海伴芯科技有限公司
• 主分類號: G06F30/394
• 分類號: G06F30/394;G06F30/398
• 代理公司: 上海碩力知識產權代理事務所(普通合伙) 31251
• 代理人: 楊用玲

本發明提供了一種用于版圖布線的串擾優化方法及裝置、可讀存儲介質，包括：獲取布線版圖中的關鍵線段，所述關鍵線段為存在串擾故障的線段；獲取每條關鍵線段的可移動范圍，所述可移動范圍為可用于放置所述關鍵線段，且不增加所述關鍵線段所在線網的總長度的可用線軌的集合；根據所述關鍵線段的可移動范圍對所述關鍵線段進行線軌重布置，從而消除所述關鍵線段的串擾故障。本發明可提高串擾優化效率以及成功率。

技術領域

本發明涉及EDA設計技術領域，尤指一種用于版圖布線的串擾優化方法及裝置、可讀存儲介質。

背景技術

隨著集成電路的設計技術和制造工藝不斷向前發展，電路的集成度越來越高,時鐘的工作頻率越來越快，設計密度越來越大。超深亞微米工藝下,相鄰信號線之間的間距只有零點幾微米,這使相鄰信號線之間極易由于耦合效應產生串擾(Crosstalk)。

串擾是在相鄰線路之間產生的，相鄰線路之一的信號改變干擾了另一條相鄰線路上的信號的現象。串擾對電路有兩種影響:(l)產生尖峰噪聲；(2)產生額外時延。這兩種影響都有可能引起電路出現邏輯功能錯誤。我們將引起電路邏輯功能錯誤的串擾影響稱為串擾故障。

如何在布線階段或之后優化相鄰線路之間的串擾故障，是業界急需解決的問題。

現有布線中或布線后串擾優化方案存在以下問題：

(1)幾乎所有現存的方案都只是一些小的局部調整，每次只能考慮一條線網，缺乏對多個線網的全局觀量。這種調整對串擾優化效果有限。

(2)現有方案基本都是采取拔線重繞(Rip-Up and Re-Route)方式。拔線重繞方式是把存在串擾故障的線段或這種線段所在的線網整個去掉，然后重新對它們進行布線。這種方式耗時多，效率低，重布線后也不能保證成功，需要多次重復迭代，屬于試錯式優化方式。

發明內容

本發明的目的之一是為了克服現有技術中存在的至少一種不足，提供一種用于版圖布線的串擾優化方法及裝置、可讀存儲介質。

本發明提供的技術方案如下：

一種用于版圖布線的串擾優化方法，包括：獲取布線版圖中的關鍵線段，所述關鍵線段為存在串擾故障的線段；獲取每條關鍵線段的可移動范圍，所述可移動范圍為所述關鍵線段的候選線軌的集合；根據所述關鍵線段的可移動范圍對所述關鍵線段進行線軌重布置，從而消除所述關鍵線段的串擾故障。

進一步地，所述的獲取布線版圖中的關鍵線段包括：提取布線版圖中的電阻電容RC寄生參數；根據所述RC寄生參數對所述布線版圖進行帶串擾的靜態時序分析，得到第一時序分析結果；對所述布線版圖進行不帶串擾的靜態時序分析，得到第二時序分析結果；比較所述第一時序分析結果和所述第二時序分析結果，得到所述布線版圖中的關鍵線段。

進一步地，采用周氏串擾時序分析方法對所述布線版圖進行帶串擾的靜態時序分析。

進一步地，采用計算幾何方法獲取每條關鍵線段的可移動范圍。

進一步地，根據所述關鍵線段的可移動范圍對所述關鍵線段進行線軌重布置包括：構建所述關鍵線段對應的第一矩形，所述第一矩形為根據所述關鍵線段的可移動范圍得到的最大矩形；獲取所述第一矩形之間的重疊關系；根據所述重疊關系，從所述第一矩形中獲取孤立的矩形；將所述孤立的矩形對應的關鍵線段重新布置于所述關鍵線段對應的串擾消除收益最大的候選線軌。

進一步地，獲取所述第一矩形之間的重疊關系，包括：初始化掃描線和活躍區間；獲取存在一條邊與所述掃描線重疊的第一矩形，分別判斷其中每個第一矩形是新加入矩形還是離開矩形；計算所有新加入矩形之間、以及新加入矩形和活躍區間之間的重疊關系，并記錄所述重疊關系；將新加入矩形加入活躍區間，將離開矩形從活躍區間中剔除；按預設方向移動所述掃描線，重復上述過程，直至掃描完所有第一矩形。