[發明專利]一種模擬像素電路

在審

• 申請號: 202110382492.5
• 申請日: 2021-04-09
• 公開（公告）號: CN113096613A
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 陳弈星;于欽杭
• 申請（專利權）人: 南京芯視元電子有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 張歡歡

1.一種模擬像素電路，其特征是，包含：

第一個極性像素電壓的存儲和顯示電路，以及，與第一個極性相反的第二極性像素電壓的存儲和顯示電路，兩個極性像素電壓的存儲和顯示電路并聯后共同連接像素輸出節點；

每個極性像素電壓的存儲和顯示電路包括：像素電壓存儲控制開關、像素電壓存儲電容、像素電壓跟隨電路和像素顯示控制開關；所述像素電壓存儲控制開關的一端連接信號輸入端口，像素電壓存儲控制開關的另一端分兩路，一路連接像素電壓存儲電容，另一路連接像素電壓跟隨電路的輸入端，像素電壓跟隨電路的輸出端串聯像素顯示控制開關后接入像素輸出節點；

第一和第二極性像素電壓的存儲和顯示電路中：像素電壓存儲控制開關在不同時間導通，將信號輸入端口輸入的像素驅動電壓分別采樣到像素電壓存儲電容；像素電壓存儲控制開關斷開后，像素驅動電壓保持在像素電壓存儲電容；像素顯示控制開關在不同時間導通，將像素電壓存儲電容中保持的像素電壓通過跟隨電路驅動到像素輸出節點輸出。

2.根據權利要求1所述的一種模擬像素電路，其特征是，所述像素電壓存儲開關類型根據工作電壓的不同選擇為單個NMOS開關，單個PMOS開關或PMOS和NMOS并聯的互補開關。

3.根據權利要求1所述的一種模擬像素電路，其特征是，所述像素電壓存儲電容為PIP電容、NCAP電容、NMOS電容、PMOS電容、MIM電容和MOM電容中任一種類型。

4.根據權利要求1所述的一種模擬像素電路，其特征是，所述像素電壓跟隨電路為電壓跟隨器、兩個NMOS構成和兩個PMOS構成中任一種類型。

5.根據權利要求1所述的一種模擬像素電路，其特征是，還包括輔助存儲電容；所述輔助存儲電容并聯在像素輸出節點。

6.根據權利要求5所述的一種模擬像素電路，其特征是，輔助存儲電容為PIP電容、NCAP電容、MIM電容和MOM電容中任一種類型。

7.根據權利要求1所述的一種模擬像素電路，其特征是，所述像素顯示控制開關類型根據工作電壓的不同選擇為單個NMOS開關，單個PMOS開關或PMOS和NMOS并聯的互補開關。

8.根據權利要求1所述的一種模擬像素電路，其特征是，所述A極性像素電壓的存儲和顯示電路中：A極性像素電壓存儲控制開關為PMOS晶體管QP3，A極性像素電壓存儲電容由NMOS晶體管QN5和金屬電容Cmim1并聯組成，A極性像素電壓跟隨電路由兩個NMOS晶體管QN1和QN2構成，A極性像素顯示控制開關為NMOS晶體管QN4；

信號輸入端口VP連接A極性像素電壓存儲控制開關QP3的漏極，QP3的柵極作為存儲控制節點S1，QP3的源極連接晶體管QN5的柵極、電容Cmim1的一個極板和晶體管QN1的柵極；QN5的源極、漏極和Cmim1的另一個極板一起接地；NMOS器件QN1的源極、QN2的漏極和QN4的漏極連接在一起；晶體管工作控制節點VBN連接NMOS器件QN2的柵極，VBN提供QN2的偏置電壓使QN1和QN2可以工作在跟隨器狀態；QN4的柵極作為顯示控制節點S2；晶體管QN4的源極連接像素輸出節點VOUT；

所述B極性像素電壓的存儲和顯示電路中：B極性像素電壓存儲控制開關為晶體管QN3，B極性像素電壓存儲電容由晶體管QP5和金屬電容Cmim2并聯組成B極性像素電壓跟隨電路由兩個PMOS晶體管QP1和QP2構成，B極性像素顯示控制開關為晶體管QP4；

信號輸入端口VP連接B極性像素電壓存儲控制開關QN3的漏極，QN3的柵極作為存儲控制節點S4， QN3的源極連接晶體管QP5的柵極、電容Cmim2的一個極板和晶體管QP2的柵極；QP5的源極、漏極和Cmim1的另一個極板一起接電源；PMOS器件QP1的漏極、QP2的源極和QP4的漏極連接在一起；晶體管工作控制節點VBP連接PMOS器件QP1的柵極，VBP提供QP1的偏置電壓使QP1和QP2可以工作在跟隨器狀態；QP4的柵極作為顯示控制節點S3；晶體管QP4的源極連接像素輸出節點VOUT。