[發(fā)明專利]用于集成電路的布局設(shè)計方法及裝置、設(shè)備和存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202110381962.6
• 申請日: 2021-04-09
• 公開（公告）號: CN112926283B
• 公開（公告）日: 2023-09-15
• 發(fā)明（設(shè)計）人: 杜華斌;王鑫鑫
• 申請（專利權(quán)）人: 成都海光集成電路設(shè)計有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 侯鑒玻

一種用于集成電路的布局設(shè)計方法及裝置、電子設(shè)備和存儲介質(zhì)。該布局設(shè)計方法包括：獲取第一布局結(jié)構(gòu)，第一布局結(jié)構(gòu)包括至少一個目標(biāo)單元；基于至少一個目標(biāo)單元的輸入端的數(shù)量，得到多個輸入數(shù)據(jù)組合，多個輸入數(shù)據(jù)組合與提供給至少一個目標(biāo)單元的輸入端的信號的多種組合方式一一對應(yīng)；基于多個輸入數(shù)據(jù)組合和第一布局結(jié)構(gòu)，生成多個第二布局結(jié)構(gòu)，多個第二布局結(jié)構(gòu)與至少一個目標(biāo)單元的輸入端的多種連接方式一一對應(yīng)；基于多個第二布局結(jié)構(gòu)，得到第三布局結(jié)構(gòu)。上述方法可以基于第一布局結(jié)構(gòu)獲得期望的第三布局結(jié)構(gòu)，例如泄漏功耗最小的第三布局結(jié)構(gòu)。上述方法可以自動實現(xiàn)，方便且快速，提高了工作效率，且具有較高的穩(wěn)定性和可靠性。

技術(shù)領(lǐng)域

本公開的實施例涉及一種用于集成電路的布局設(shè)計方法及裝置、電子設(shè)備和非瞬時可讀存儲介質(zhì)。

背景技術(shù)

隨著集成電路工藝的發(fā)展，互補金屬氧化物半導(dǎo)體(CMOS)管及金屬布線的尺寸越來越小，芯片規(guī)模及集成密度越來越高，芯片制造過程中工藝的可靠性及可控性隨之降低。因此，在芯片設(shè)計過程中通過對設(shè)計進行改良而提升芯片制造過程中的可靠性，成為芯片設(shè)計過程中不可忽視的重要環(huán)節(jié)。

發(fā)明內(nèi)容

本公開至少一個實施例提供一種用于集成電路的布局設(shè)計方法，包括：獲取第一布局結(jié)構(gòu)，所述第一布局結(jié)構(gòu)包括至少一個目標(biāo)單元；基于所述至少一個目標(biāo)單元的輸入端的數(shù)量，得到多個輸入數(shù)據(jù)組合，所述多個輸入數(shù)據(jù)組合與提供給所述至少一個目標(biāo)單元的輸入端的信號的多種組合方式一一對應(yīng)；基于所述多個輸入數(shù)據(jù)組合和所述第一布局結(jié)構(gòu)，生成多個第二布局結(jié)構(gòu)，所述多個第二布局結(jié)構(gòu)與所述至少一個目標(biāo)單元的輸入端的多種連接方式一一對應(yīng)；基于所述多個第二布局結(jié)構(gòu)，得到第三布局結(jié)構(gòu)。

例如，在本公開一實施例提供的方法中，基于所述至少一個目標(biāo)單元的輸入端的數(shù)量，得到所述多個輸入數(shù)據(jù)組合，包括：使用第一算法，基于所述至少一個目標(biāo)單元的輸入端的數(shù)量，得到多個輸入數(shù)據(jù)組合，每一個輸入數(shù)據(jù)組合包括多個數(shù)據(jù)位，所述多個數(shù)據(jù)位與所述至少一個目標(biāo)單元的輸入端一一對應(yīng)，每一個數(shù)據(jù)位表示輸入到對應(yīng)的輸入端的邏輯數(shù)。

例如，在本公開一實施例提供的方法中，所述第一算法包括：M＝2^N，其中，N表示所述至少一個目標(biāo)單元的輸入端的數(shù)量，并且表示所述多個輸入數(shù)據(jù)組合中每一個輸入數(shù)據(jù)組合的位數(shù)，M表示所述多個輸入數(shù)據(jù)組合的數(shù)量，N和M均為正整數(shù)。

例如，在本公開一實施例提供的方法中，每一個數(shù)據(jù)位為二進制數(shù)據(jù)位，所述邏輯數(shù)包括0或1。

例如，在本公開一實施例提供的方法中，所述多個第二布局結(jié)構(gòu)的數(shù)量等于M。

例如，在本公開一實施例提供的方法中，基于所述多個輸入數(shù)據(jù)組合和所述第一布局結(jié)構(gòu)，生成所述多個第二布局結(jié)構(gòu)，包括：基于所述多個輸入數(shù)據(jù)組合，得到所述至少一個目標(biāo)單元的輸入端的多種連接方式；基于所述至少一個目標(biāo)單元的輸入端的多種連接方式和所述第一布局結(jié)構(gòu)，生成所述多個第二布局結(jié)構(gòu)。

例如，在本公開一實施例提供的方法中，基于所述多個輸入數(shù)據(jù)組合，得到所述至少一個目標(biāo)單元的輸入端的多種連接方式，包括：基于所述多個輸入數(shù)據(jù)組合中的每一個輸入數(shù)據(jù)組合，確定各個輸入端對應(yīng)的邏輯數(shù)；基于所述各個輸入端對應(yīng)的邏輯數(shù)，確定各個輸入端連接第一連接單元或第二連接單元，以得到所述至少一個目標(biāo)單元的輸入端的多種連接方式。

例如，在本公開一實施例提供的方法中，所述第一連接單元配置為提供第一邏輯電平，所述第一邏輯電平對應(yīng)于所述邏輯數(shù)中的1，所述第二連接單元配置為提供第二邏輯電平，所述第二邏輯電平對應(yīng)于所述邏輯數(shù)中的0。

例如，在本公開一實施例提供的方法中，基于所述至少一個目標(biāo)單元的輸入端的多種連接方式和所述第一布局結(jié)構(gòu)，生成所述多個第二布局結(jié)構(gòu)，包括：將所述至少一個目標(biāo)單元的輸入端的多種連接方式分別應(yīng)用到所述第一布局結(jié)構(gòu)，得到所述多個第二布局結(jié)構(gòu)。