[發(fā)明專利]電路仿真方法及設(shè)備

有效

• 申請?zhí)枺?/td>: 202110372941.8
• 申請日: 2021-04-07
• 公開（公告）號: CN112966465B
• 公開（公告）日: 2022-04-26
• 發(fā)明（設(shè)計）人: 徐帆
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 張娜;劉芳

本申請實施例提供了一種電路仿真方法及設(shè)備，方法包括：確定電路原理圖的頂層結(jié)構(gòu)與最小電路單元層；確定最小電路單元層中的各個目標(biāo)電路單元在電路版圖布局中的面積與相對分布位置；基于上述頂層結(jié)構(gòu)、各個目標(biāo)電路單元，各個目標(biāo)電路單元在電路版圖布局中的面積與相對分布位置，生成第一電路結(jié)構(gòu)；在第一電路結(jié)構(gòu)中添加寄生效應(yīng)電路，生成電路原理圖對應(yīng)的目標(biāo)電路結(jié)構(gòu)，并基于目標(biāo)電路結(jié)構(gòu)進(jìn)行仿真。本申請中，利用上述目標(biāo)電路結(jié)構(gòu)可以更加準(zhǔn)確的模擬出各目標(biāo)電路單元之間的寄生效應(yīng)，從而可以有效提升電路的版圖前仿真精度。

技術(shù)領(lǐng)域

本申請實施例涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種電路仿真方法及設(shè)備。

背景技術(shù)

電路版圖在設(shè)計之前需要先根據(jù)現(xiàn)有的電路原理圖，進(jìn)行版圖前仿真，以確定電路原理圖設(shè)計是否符合標(biāo)準(zhǔn)。

隨著集成電路工藝節(jié)點的不斷縮小，電路設(shè)計中的寄生效應(yīng)除了對集成電路的信號完整性、可靠性造成影響外，還會對信號時序、噪音、功耗等也造成一定的影響。傳統(tǒng)的版圖前仿真階段，由于沒有考慮后期金屬布線寄生元件的影響，或者所加入的寄生效應(yīng)表征模型不夠準(zhǔn)確，導(dǎo)致版圖前仿真階段的結(jié)果與實際芯片的量測數(shù)據(jù)差異較大，從而影響電路的版圖前仿真精度。

發(fā)明內(nèi)容

本申請實施例提供一種電路仿真方法及設(shè)備，可以提升電路的版圖前仿真精度。

第一方面，本申請實施例提供了一種電路仿真方法，該方法包括：

確定電路原理圖的頂層結(jié)構(gòu)與最小電路單元層；其中，所述最小電路單元層中至少包括一個目標(biāo)電路單元；

確定所述最小電路單元層中的各個目標(biāo)電路單元在電路版圖布局中的面積，以及確定所述各個目標(biāo)電路單元在電路版圖布局中的相對分布位置；

基于所述頂層結(jié)構(gòu)、所述各個目標(biāo)電路單元，以及所述各個目標(biāo)電路單元在所述電路版圖布局中的面積與相對分布位置，生成第一電路結(jié)構(gòu)；

在所述第一電路結(jié)構(gòu)中添加寄生效應(yīng)電路，生成所述電路原理圖對應(yīng)的目標(biāo)電路結(jié)構(gòu)，并基于所述目標(biāo)電路結(jié)構(gòu)進(jìn)行仿真。

在一種可行的實施方式中，所述確定所述最小電路單元層中的各個目標(biāo)電路單元在電路版圖布局中的面積，包括：

遍歷所述各個目標(biāo)電路單元，并確定遍歷到的各個目標(biāo)電路單元是否屬于標(biāo)準(zhǔn)電路單元；

若當(dāng)前遍歷到的目標(biāo)電路單元屬于標(biāo)準(zhǔn)電路單元，則根據(jù)標(biāo)準(zhǔn)電路單元庫中所述目標(biāo)電路單元對應(yīng)的版圖大小，確定當(dāng)前遍歷到的目標(biāo)電路單元的面積；

若當(dāng)前遍歷到的目標(biāo)電路單元不屬于標(biāo)準(zhǔn)電路單元，則根據(jù)當(dāng)前遍歷到的目標(biāo)電路單元所采用的標(biāo)準(zhǔn)元器件，確定當(dāng)前遍歷到的目標(biāo)電路單元的面積。

在一種可行的實施方式中，所述根據(jù)當(dāng)前遍歷到的目標(biāo)電路單元所采用的標(biāo)準(zhǔn)元器件，確定當(dāng)前遍歷到的目標(biāo)電路單元的面積，包括：

確定當(dāng)前遍歷到的目標(biāo)電路單元所采用的各個標(biāo)準(zhǔn)元器件的版圖面積；

將所述各個標(biāo)準(zhǔn)元器件的版圖面積之和確定為當(dāng)前遍歷到的目標(biāo)電路單元的面積。

在一種可行的實施方式中，所述確定所述各個目標(biāo)電路單元在電路版圖布局中的相對分布位置，包括：

獲取所述電路原理圖對應(yīng)的位置分布規(guī)則；

根據(jù)所述位置分布規(guī)則，確定所述各個目標(biāo)電路單元在所述電路版圖布局中的相對分布位置。

在一種可行的實施方式中，所述基于所述頂層結(jié)構(gòu)、所述各個目標(biāo)電路單元，以及所述各個目標(biāo)電路單元在所述電路版圖布局中的面積與相對分布位置，生成第一電路結(jié)構(gòu)，包括：