[發(fā)明專利]顯示面板、顯示裝置及顯示面板的驅(qū)動方法

在審

• 申請?zhí)枺?/td>: 202110369364.7
• 申請日: 2021-04-06
• 公開（公告）號: CN113096579A
• 公開（公告）日: 2021-07-09
• 發(fā)明（設(shè)計）人: 陳芪飛;鹿堃;周星;柏玲;徐迪
• 申請（專利權(quán)）人: 福州京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 項京;丁蕓

1.一種顯示面板，其特征在于，包括：

M行、3N列的子像素驅(qū)動電路、柵極驅(qū)動電路及源極驅(qū)動電路，所述柵極驅(qū)動電路包括M條柵極線，每一行子像素驅(qū)動電路對應(yīng)一條柵極線，所述源極驅(qū)動電路包括6N條源極線，每一列子像素驅(qū)動電路對應(yīng)兩條源極線，其中，M及N均為正整數(shù)；

針對每一行子像素驅(qū)動電路，該行子像素驅(qū)動電路對應(yīng)的柵極線為該行子像素驅(qū)動電路中的各子像素驅(qū)動電路提供柵極電壓；

針對每一列子像素驅(qū)動電路，該列子像素驅(qū)動電路對應(yīng)的一條源極線為該列子像素驅(qū)動電路中一半的子像素驅(qū)動電路提供源極電壓，該列子像素驅(qū)動電路對應(yīng)的另一條源極線為該列子像素驅(qū)動電路中另一半的子像素驅(qū)動電路提供源極電壓。

2.根據(jù)權(quán)利要求1所述的顯示面板，其特征在于，每兩列相鄰的子像素驅(qū)動電路之間均設(shè)置有兩條源極線，最左側(cè)列的子像素驅(qū)動電路的左側(cè)設(shè)置有一條源極線，最右側(cè)列的子像素驅(qū)動電路的右側(cè)設(shè)置有一條源極線。

3.根據(jù)權(quán)利要求2所述的顯示面板，其特征在于，針對第i行第j列的子像素驅(qū)動電路，通過第i條柵極線提供柵極電壓，其中，i∈[1,2……,M]；j∈[1,2……,3N]；

針對第i行第j列的子像素驅(qū)動電路，在為奇數(shù)的情況下，通過第2j-1條源極線提供源極電壓，在為偶數(shù)的情況下，通過第2j條源極線提供源極電壓，其中表示向上取整。

4.根據(jù)權(quán)利要求2所述的顯示面板，其特征在于，針對第i行第j列的子像素驅(qū)動電路，通過第i條柵極線提供柵極電壓，其中，i∈[1,2……,M]；j∈[1,2……,3N]；

針對第i行第j列的子像素驅(qū)動電路，在為奇數(shù)的情況下，通過第2j條源極線提供源極電壓，在為偶數(shù)的情況下，通過第2j-1條源極線提供源極電壓，其中表示向上取整。

5.根據(jù)權(quán)利要求2所述的顯示面板，其特征在于，針對第i行第j列的子像素驅(qū)動電路，通過第i條柵極線提供柵極電壓，其中，i∈[1,2……,M]；j∈[1,2……,3N]；

針對第i行第j列的子像素驅(qū)動電路，在i為奇數(shù)的情況下，通過第2j條源極線提供源極電壓，在i為偶數(shù)的情況下，通過第2j-1條源極線提供源極電壓。

6.根據(jù)權(quán)利要求2所述的顯示面板，其特征在于，針對第i行第j列的子像素驅(qū)動電路，通過第i條柵極線提供柵極電壓，其中，i∈[1,2……,M]；j∈[1,2……,3N]；

針對第i行第j列的子像素驅(qū)動電路，在i為奇數(shù)的情況下，通過第2j-1條源極線提供源極電壓，在i為偶數(shù)的情況下，通過第2j條源極線提供源極電壓。

7.根據(jù)權(quán)利要求3所述的顯示面板，其特征在于，所述顯示面板還包括時鐘CLK電路及行驅(qū)動時鐘信號STV線路，所述CLK電路包括八個時鐘源輸入線路CLK1-CLK8，所述柵極驅(qū)動電路還包括M個陣列基板柵極驅(qū)動GOA電路單元，第i個GOA電路單元用于控制第i條柵極線的柵極電壓；

第8k+1個GOA電路單元的CLK端口與CLK1連接，第8k+2個GOA電路單元的CLK端口與CLK2連接，第8k+3個GOA電路單元的CLK端口與CLK3連接，第8k+4個GOA電路單元的CLK端口與CLK4連接，第8k+5個GOA電路單元的CLK端口與CLK5連接，第8k+6個GOA電路單元的CLK端口與CLK6連接，第8k+7個GOA電路單元的CLK端口與CLK7連接，第8k+8個GOA電路單元的CLK端口與CLK8連接，其中，k為非負(fù)整數(shù)；

針對第i個GOA電路單元，該GOA電路單元的OUTPUT端口與第i條柵極線連接；

針對第i個GOA電路單元，在i為奇數(shù)時，該GOA電路單元的RESET端口與第i+5條柵極線連接；在i為偶數(shù)時，該GOA電路單元的RESET端口與第i+7條柵極線連接；

所述STV線路分別與第1個至第5個GOA電路單元的INPUT端口連接；

針對第x個GOA電路單元，在x為奇數(shù)時，該GOA電路單元的INPUT端口與第x-7條柵極線連接；在x為偶數(shù)時，該GOA電路單元的RESET端口與第x-5條柵極線連接，其中，X為大于5的正整數(shù)，且x不等于7。