[發(fā)明專利]超導(dǎo)高頻測(cè)試系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110367795.X
• 申請(qǐng)日: 2021-04-06
• 公開（公告）號(hào): CN113030709B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計(jì)）人: 任潔;陳理云;應(yīng)利良;王鎮(zhèn)
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 上海泰博知識(shí)產(chǎn)權(quán)代理有限公司 31451
• 代理人: 錢文斌

本發(fā)明提供一種超導(dǎo)高頻測(cè)試系統(tǒng)和方法，先接收觸發(fā)脈沖信號(hào)，輸出周期性的高頻時(shí)鐘信號(hào)；對(duì)高頻時(shí)鐘信號(hào)的連斷性進(jìn)行控制，輸出高頻控制時(shí)鐘信號(hào)；接收初始信號(hào)為線性反饋移位寄存器設(shè)置非零初始狀態(tài)，基于高頻控制時(shí)鐘信號(hào)同時(shí)輸出多路預(yù)設(shè)周期長(zhǎng)度的周期性的偽隨機(jī)序列；待測(cè)電路接收多路偽隨機(jī)序列，輸出多路測(cè)試信號(hào)；接收所述多路測(cè)試信號(hào)，基于低頻時(shí)鐘信號(hào)輸出多路轉(zhuǎn)換信號(hào)；將多路轉(zhuǎn)換信號(hào)與預(yù)期的輸出結(jié)果進(jìn)行對(duì)比，確定待測(cè)電路是否正常工作。本發(fā)明電路結(jié)構(gòu)相對(duì)比較簡(jiǎn)單；輸入信號(hào)是基于線性反饋移位寄存器生成的偽隨機(jī)序列，可以實(shí)現(xiàn)持續(xù)性的高頻測(cè)試，更符合待測(cè)電路的實(shí)際工作情況。

技術(shù)領(lǐng)域

本發(fā)明涉及超導(dǎo)電路領(lǐng)域，特別是涉及一種超導(dǎo)高頻測(cè)試系統(tǒng)和方法。

背景技術(shù)

超導(dǎo)SFQ(Single Flux Quantum，單磁通量子)電路，因?yàn)槠渌俣群凸膬纱笮阅苤笜?biāo)都優(yōu)于半導(dǎo)體CMOS電路，具有巨大的潛力應(yīng)用于高性能計(jì)算等領(lǐng)域。因此，測(cè)試電路的高頻性能在超導(dǎo)SFQ電路的設(shè)計(jì)中是非常重要的一步，也是真正體現(xiàn)超導(dǎo)電路優(yōu)勢(shì)的重要一步。在超導(dǎo)電路設(shè)計(jì)中，搭建一個(gè)大規(guī)模數(shù)字電路，從所用每一個(gè)門電路(cell)的高頻設(shè)計(jì)到每一個(gè)模塊的高頻設(shè)計(jì)直至整個(gè)系統(tǒng)的高頻設(shè)計(jì)都需要通過(guò)實(shí)際高頻測(cè)試加以驗(yàn)證，因此，需要有穩(wěn)定可行的通用高頻SFQ電路測(cè)試方案。

而對(duì)于超導(dǎo)電路而言，一般的工作頻率都在約1～40GHz，這個(gè)頻率遠(yuǎn)高于典型的半導(dǎo)體電路的工作頻率，這使得一般的測(cè)試方案不太適用于超導(dǎo)電路的高頻測(cè)試。對(duì)于電路的高頻測(cè)試，現(xiàn)有技術(shù)的一種方案是測(cè)試序列與高頻時(shí)鐘都通過(guò)外部直接輸入，完成測(cè)試之后將高頻測(cè)試信號(hào)直接輸出，這種方式會(huì)導(dǎo)致信號(hào)與外部測(cè)試系統(tǒng)之間的信號(hào)傳輸是高頻信號(hào)傳輸。對(duì)于超導(dǎo)電路而言，這種高頻信號(hào)的傳輸很難達(dá)到數(shù)十GHz級(jí)別，同時(shí)超導(dǎo)電路的輸出信號(hào)的典型幅度一般為幾百微伏，也很難被外部設(shè)備在高頻下識(shí)別。因此當(dāng)采用這種方案時(shí)，一般需要對(duì)電路信號(hào)做倍頻，分頻，多級(jí)放大等處理來(lái)實(shí)現(xiàn)，這樣就會(huì)導(dǎo)致電路規(guī)模很大，設(shè)計(jì)難度很大，測(cè)試系統(tǒng)的穩(wěn)定性也更低。

現(xiàn)有技術(shù)另一種方案是利用輸入移位寄存器(Input SR)與輸出移位寄存器(Output SR)來(lái)在低頻下存儲(chǔ)與讀出待測(cè)電路的輸入測(cè)試序列與輸出結(jié)果，而讓信號(hào)在高頻下通過(guò)待測(cè)電路來(lái)實(shí)現(xiàn)了一種“偽”高頻的方案：即輸入序列在低頻時(shí)鐘的驅(qū)動(dòng)下存儲(chǔ)在輸入移位寄存器中，然后通過(guò)時(shí)鐘發(fā)生器(Clock Generator,CG)來(lái)產(chǎn)生數(shù)個(gè)(一般如5個(gè))高頻時(shí)鐘來(lái)驅(qū)動(dòng)輸入移位寄存器中的測(cè)試系列通過(guò)待測(cè)電路并將輸出結(jié)果存儲(chǔ)在輸出移位寄存器中，然后再在低頻時(shí)鐘驅(qū)動(dòng)下通過(guò)輸出移位寄存器讀出測(cè)試結(jié)果，從而完成整個(gè)測(cè)試。這種方案實(shí)現(xiàn)了電路在片上的高頻下測(cè)試，而輸入輸出與外部的互聯(lián)都在低頻下實(shí)現(xiàn)，測(cè)試系統(tǒng)簡(jiǎn)單穩(wěn)定。但是這種方案的一個(gè)缺點(diǎn)就是電路只能在數(shù)個(gè)高頻時(shí)鐘下完成測(cè)試，高頻時(shí)鐘的個(gè)數(shù)受到了輸入移位寄存器與輸出移位寄存器以及時(shí)鐘發(fā)生器的規(guī)模限制，所以電路的高頻測(cè)試實(shí)際上只是幾個(gè)時(shí)鐘周期內(nèi)的高頻測(cè)試，與電路實(shí)際的工作情況并不一致。因此，如何提出一種與待測(cè)電路的實(shí)際工作情況一致的超導(dǎo)高頻測(cè)試系統(tǒng)和方法已成為本領(lǐng)域的技術(shù)人員亟待解決的問(wèn)題之一。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種超導(dǎo)高頻測(cè)試系統(tǒng)和方法，用于解決現(xiàn)有技術(shù)中高頻測(cè)試與實(shí)際待測(cè)電路工作情況不一致的問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種超導(dǎo)高頻測(cè)試系統(tǒng)，所述超導(dǎo)高頻測(cè)試系統(tǒng)包括：高頻時(shí)鐘發(fā)生模塊，高頻時(shí)鐘控制模塊，線性反饋移位寄存器(LinearFeedbackShift Register,LFSR)和輸出轉(zhuǎn)換模塊；

所述高頻時(shí)鐘發(fā)生模塊接收一個(gè)觸發(fā)脈沖信號(hào)，輸出連續(xù)周期性的高頻時(shí)鐘信號(hào)；

所述高頻時(shí)鐘控制模塊連接所述高頻時(shí)鐘發(fā)生模塊的輸出端，接收控制脈沖信號(hào)和所述高頻時(shí)鐘信號(hào)，輸出高頻控制時(shí)鐘信號(hào)；

所述線性反饋移位寄存器連接所述高頻時(shí)鐘控制模塊的輸出端，接收初始信號(hào)，基于低頻時(shí)鐘信號(hào)為所述線性反饋移位寄存器設(shè)置非零初始狀態(tài)，基于所述高頻控制時(shí)鐘信號(hào)同時(shí)輸出多路預(yù)設(shè)周期長(zhǎng)度的周期性偽隨機(jī)序列至待測(cè)電路；