[發明專利]一種基于雙脈沖測試的碳化硅MOSFET關斷過程建模方法

有效

• 申請號: 202110367212.3
• 申請日: 2021-04-06
• 公開（公告）號: CN113076712B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 黃志召;康勇;陳材;劉新民;熊勇;李宇雄
• 申請（專利權）人: 武漢羿變電氣有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/23;G06F17/13
• 代理公司: 武漢瑞創星知識產權代理事務所(普通合伙) 42274
• 代理人: 葉小勤

本發明提供了一種基于雙脈沖測試的SiC MOSFET關斷過程建模方法，包括如下步驟：搭建基于SiC MOSFET的雙脈沖測試電路；基于所述SiC MOSFET關斷過程中的各中間模態，建立各中間過程的等效電路；基于各中間過程的等效電路，建立關斷過程的狀態空間方程組；對所建立的微分方程組進行求解，從而得出基于SiC MOSFET的雙脈沖測試電路的關斷過程模型。本發明在傳統關斷模型的基礎上提出了一種新的中間模態，能夠用于分析極低損耗的關斷過程；同時本模型充分考慮了回路中寄生參數以及SiC器件本身的非線性參數，保證了很高的計算精度。

技術領域

本發明涉及碳化硅(SiC)MOSFET器件技術領域，尤其涉及一種基于雙脈沖測試的碳化硅MOSFET關斷過程建模方法。

背景技術

SiC器件作為新型功率半導體，相比傳統的硅(Si)基功率半導體具有寬禁帶，高擊穿場強，高導熱率，高開關速度，低開關損耗等優勢，具有廣闊的應用場景。最新的研究指出，SiC MOSFET在特定條件先甚至能實現接近零的極低關斷損耗。然而，現有的SiC MOSFET關斷模型沒有考慮能實現極低關斷損耗的模態，無法正常計算這一模態下的關斷過程。因此，建立能兼容極低關斷損耗現象的SiC器件關斷模型具有重要意義。

目前SiC MOSFET的開關模型主要可以分為三類：物理模型，行為模型和解析模型。物理模型基于半導體物理理論，有助于理解器件內部的物理過程，但物理模型通常過于復雜，而且難以考慮外部的電路參數。行為模型被廣泛應用于仿真軟件，但這種模型難以直觀解釋開關過程中各階段的物理意義。解析模型通常將開關過程分為若干階段，再用分段線性的方法對各階段進行近似計算。解析模型沒有考慮SiC器件電容和轉移特性曲線的非線性，計算精度有限。

除此之外，最新的研究顯示，在小電流或者小驅動電阻的情況下，SiC MOSFET的關斷過程會存在一個特殊的中間過程，從而實現極低的關斷損耗。現有的SiC MOSFET模型缺少這一特殊的中間過程，因而難以分析和預測這一情況下的極低損耗關斷現象。

發明內容

本發明的目的是為了解決現有技術中存在的缺點，而提出的基于雙脈沖測試的碳化硅MOSFET關斷過程建模方法。

為了實現上述目的，本發明采用了如下技術方案：一種基于雙脈沖測試的SiCMOSFET關斷過程建模方法：

S1、搭建基于SiC MOSFET的雙脈沖測試電路；

S2、基于所述SiC MOSFET關斷過程中的各中間模態，建立各中間過程的等效電路；

S3、基于各中間過程的等效電路，建立關斷過程的狀態空間方程組；

S4、對所建立的微分方程組進行求解，從而得出基于SiC MOSFET的雙脈沖測試電路的關斷過程模型。

本發明在傳統關斷模型的基礎上提出了一種新的中間模態，能夠用于分析極低損耗的關斷過程；同時本模型充分考慮了回路中寄生參數(包括SiC MOSFET的非線性電容，非線性轉移特性曲線以及SiC二極管的非線性電容)以及SiC器件本身的非線性參數，保證了很高的計算精度。

附圖說明

圖1為本發明中SiC二極管及其各模態等效電路；

圖2為本發明中SiC MOSFET及其各模態等效電路；

圖3為SiC MOSFET雙脈沖測試平臺電路原理圖；

圖4為本發明中關斷過程的兩種不同情況下的波形示意圖；

圖5為本發明中SiC器件關斷各中間過程的等效電路以及判定條件；

圖6為本發明中SiC器件關斷模型在MATLAB中求解的程序流程圖；

圖7為通常關斷情況下實驗波形與本發明所提出建模方法計算結果的對比；