[發明專利]三維存儲器及其制備方法

有效

• 申請號: 202110362506.7
• 申請日: 2020-01-16
• 公開（公告）號: CN113097216B
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 毛曉明;何家蘭;盧峰;高晶;周文斌
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

1.一種三維存儲器的制備方法，其特征在于，包括：

提供襯底；

在所述襯底上形成第一絕緣層與第一犧牲層交替堆疊設置的第一堆疊層；

刻蝕所述第一堆疊層，以形成貫穿所述第一堆疊層的第一溝道孔；

沿所述第一溝道孔的側壁形成介電層；

在所述第一溝道孔內填充犧牲介質，所述介電層隔離所述犧牲介質與所述第一犧牲層；

在所述第一堆疊層上形成第二堆疊層，所述第二堆疊層包括多層交替堆疊的第二絕緣層及第二犧牲層；

刻蝕所述第二堆疊層，形成與所述第一溝道孔一一對應的第二溝道孔，所述第二溝道孔露出至少部分所述犧牲介質；

置換所述第一犧牲層為柵極層；其中，在將所述第一犧牲層置換為柵極層的工藝中，所述介電層阻擋所述柵極層的材料進入第一溝道孔內。

2.如權利要求1所述的制備方法，其特征在于，所述介電層的介電常數大于或等于3.9法/米。

3.如權利要求1所述的制備方法，其特征在于，所述介電層為氧化鋁。

4.如權利要求1至3中任一項所述的制備方法，其特征在于，所述第一溝道孔與所述第二溝道孔的數量為多個，在所述“刻蝕所述第二堆疊層，形成與所述第一溝道孔一一對應的第二溝道孔”包括：

至少一個所述第二溝道孔未貫穿所述第二堆疊層，對應的所述第一溝道孔內的所述犧牲介質未露出。

5.如權利要求1至3中任一項所述的制備方法，其特征在于，所述“刻蝕所述第二堆疊層，形成與所述第一溝道孔一一對應的第二溝道孔”之后，所述制備方法還包括：

刻蝕所述犧牲介質，以連通所述第一溝道孔與所述第二溝道孔。

6.如權利要求5所述的制備方法，其特征在于，所述“刻蝕所述犧牲介質，以連通所述第一溝道孔與所述第二溝道孔”之后，所述制備方法還包括：

刻蝕所述介電層，以使所述第一絕緣層及所述第一犧牲層相對所述第一溝道孔露出。

7.如權利要求1至3中任一項所述的制備方法，其特征在于，所述“刻蝕所述第二堆疊層，形成與所述第一溝道孔一一對應的第二溝道孔”之后，所述制備方法還包括：

采用同一道工序刻蝕所述犧牲介質與所述介電層，以連通所述第一溝道孔與所述第二溝道孔。

8.如權利要求5至7中任意一項所述的制備方法，其特征在于，在所述“刻蝕所述第二堆疊層，形成與所述第一溝道孔一一對應的第二溝道孔”之后，所述制備方法還包括：

沿所述第一溝道孔與所述第二溝道孔的軸向方向上形成阻擋層；

刻蝕所述第一堆疊層與所述第二堆疊層，以形成貫穿所述第一堆疊層與所述第二堆疊層的溝槽；

通過所述溝槽將所述第一堆疊層與所述第二堆疊層中的導電層置換為柵極層；其中，所述柵極層采用材料的導電性大于所述導電層采用材料的導電性，所述阻擋層阻擋所述柵極層的材料進入所述第一溝道孔和/或所述第二溝道孔內。

9.如權利要求8所述的制備方法，其特征在于，所述第一溝道孔延伸至所述襯底，在所述“沿所述第一溝道孔的側壁形成介電層”之前，且在所述“刻蝕所述第一堆疊層，以形成貫穿所述第一堆疊層的第一溝道孔”之后，所述制備方法還包括：

沿所述襯底選擇性外延生長半導體結構。

10.如權利要求9所述的制備方法，其特征在于，在所述“刻蝕所述第一堆疊層與所述第二堆疊層，以形成貫穿所述第一堆疊層與所述第二堆疊層的溝槽”之前，且在所述“沿所述第一溝道孔與所述第二溝道孔的側壁形成阻擋層”之后，所述制備方法還包括：

沿所述第一溝道孔與所述第二溝道孔的軸向方向上形成存儲結構，部分所述存儲結構接觸所述半導體結構電連接。