[發明專利]半導體元件及其制備方法

在審

• 申請號: 202110358791.5
• 申請日: 2021-04-02
• 公開（公告）號: CN113497041A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 楊圣輝
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供一種半導體元件及該半導體元件的制備方法。該半導體元件具有一基底、一鰭件、一柵極結構、一對源極/漏極區、一介電層以及一存儲導電層，該鰭件位在該基底上，該柵極結構位在該鰭件上，該對源極/漏極區位在該鰭件的兩側上，該介電層位在該漏極區上并鄰近該柵極結構，該存儲導電層位在該介電層上。該漏極區、該介電層以及該存儲導電層形成一存儲結構。

技術領域

本申請案主張2020年4月3日申請的美國正式申請案第16/839,214號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

本公開涉及一種半導體元件以及該半導體元件的制備方法。特別是涉及一種具有嵌入式動態存取存儲器的半導體元件，以及具有該嵌入式動態存取存儲器的該半導體元件的制備方法。

背景技術

半導體元件是使用在不同的電子應用，例如個人電腦、手機、數碼相機，或其他電子設備。半導體元件的尺寸是逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的制程期間，是增加不同的問題，且如此的問題在數量與復雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低復雜度方面的挑戰。

上文的“先前技術”說明僅是提供背景技術，并未承認上文的“先前技術”說明揭示本公開的標的，不構成本公開的先前技術，且上文的“先前技術”的任何說明均不應作為本案的任一部分。

發明內容

本公開的一實施例提供一種半導體元件，具有一基底；一鰭件，位在該基底上；一柵極結構，位在該鰭件上；一對源極/漏極區，位在該鰭件的兩側上；一介電層，位在該漏極區上并鄰近該柵極結構；以及一存儲導電層，位在該介電層上；其中，該漏極區、該介電層以及該存儲導電層形成一存儲結構。

在本公開的一些實施例中，該柵極結構包括一柵極隔離層、一柵極導電層以及一柵極填充層，該柵極隔離層位在該鰭件上，該柵極導電層位在該柵極隔離層上，該柵極填充層位在該柵極導電層上。

在本公開的一些實施例中，該柵極隔離層與該介電層為一體成形，且該柵極導電層與該存儲導電層為一體成形。

在本公開的一些實施例中，該柵極隔離層與該介電層由相同材料所制，且該柵極導電層與該存儲導電層由相同材料所制。

在本公開的一些實施例中，該半導體元件還包括一柵極間隙子以及一存儲間隙子，該柵極間隙子位在該柵極結構的其中一側，該存儲間隙子位在該存儲結構的其中一側。

在本公開的一些實施例中，該柵極間隙子與該存儲間隙子將該柵極結構與該存儲結構分開。

在本公開的一些實施例中，該半導體元件還包括一柵極間隙子以及一位元線接觸點，該柵極間隙子位在該柵極結構的其中一側，該位元線接觸點位在該對源極/漏極的一源極區上，該柵極間隙子將該柵極結構與該位元線接觸點分開。

在本公開的一些實施例中，該柵極導電層與該存儲導電層具有相同高度。

在本公開的一些實施例中，該半導體元件還包括：多個鰭件，沿著一第一方向延伸；多個柵極結構，位在該多個鰭件上，并沿著一第二方向延伸，該第二方向不同于該第一方向；以及多個存儲結構，沿著該第二方向而被一隔離材料所分開，并位在二相鄰柵極結構之間。

在本公開的一些實施例中，該多個柵極結構具有多個平坦上表面以及多個突部，所述突部朝向位在二相鄰鰭件之間的該基底。

本公開的另一實施例提供一種半導體元件，具有一基底；多個納米線，位在該基底的一表面上，并平行于該基底的該表面，其中該多個納米線包括多個通道區以及多個源極/漏極區，而所述源極/漏極區位在每一通道區的兩側上；一柵極堆疊，圍繞所述通道區設置；以及一存儲結構，位在該多個納米線的其中一漏極區上，并位在鄰近該柵極堆疊處；其中，該存儲結構包括一下導電層、一介電層以及一上導電層，該下導電層位在該漏極區上，該介電層位在該下導電層上，該上導電層位在該介電層上。