[發明專利]一種屏蔽柵-溝槽型MOSFET的結構及其制造方法

有效

• 申請號: 202110355178.8
• 申請日: 2021-04-01
• 公開（公告）號: CN112736138B
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 楊國江;于世珩;張勝凱;白宗緯
• 申請（專利權）人: 江蘇長晶科技股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/786;H01L21/336
• 代理公司: 南京華訊知識產權代理事務所(普通合伙) 32413
• 代理人: 劉小吉

1.一種屏蔽柵-溝槽型MOSFET結構，其特征在于，所述屏蔽柵-溝槽型MOSFET包括：

半導體襯底以及生長于半導體襯底上的外延半導體層；

位于外延半導體層內的溝槽結構；

位于溝槽下部的第一絕緣層和屏蔽導體，所述第一絕緣層用于隔開屏蔽導體與外延半導體層；

位于屏蔽導體頂部的第二絕緣層，所述第二絕緣層用于隔開柵極導體與屏蔽導體；

位于溝槽上部的柵極介質層和柵極導體，所述柵極介質層位于溝槽的上部側壁，用于將所述柵極導體與外延半導體層隔開；所述柵極導體的上端終止于所述溝槽的開口處；所述柵極介質層為階梯柵極介質層，所述階梯柵極介質層為n階氧化物，從溝槽下方到溝槽上方的氧化物厚度分別為D1，D2，……，Dn，其中，D1D2……Dn，所述柵極介質層中的底部絕緣層與所述第二絕緣層的厚度均為D1；

以及圍繞溝槽的體區和源區；

在制造所述屏蔽柵-溝槽型MOSFET結構時，包含以下步驟：在半導體襯底上形成外延半導體層，并在外延半導體層內部形成溝槽；

在所述溝槽的下部形成第一絕緣層和屏蔽導體，所述第一絕緣層位于所述溝槽的下部側壁和底部，用于將所述屏蔽導體和外延半導體層隔開；

在屏蔽導體的頂部形成第二絕緣層，所述第二絕緣層為位于柵極導體和屏蔽導體之間的絕緣層，用于將柵極導體與屏蔽導體隔開；所述第二絕緣層部分位于溝槽側壁，用于形成柵極介質層的底部絕緣層；在形成第二絕緣層的步驟中，采用至少部分地填充所述溝槽內部的硬掩模對所述第二絕緣層進行圖案化；

在溝槽上方側壁生成柵極介質層的其他氧化物；所處柵極介質層位于溝槽的側壁上方，用于將柵極導體與外延半導體層隔開；所述柵極導體的上端終止于所述溝槽的開口處；所述柵極介質層為階梯柵極介質層，所述階梯柵極介質層為n階氧化物，從溝槽下方到溝槽上方的氧化物厚度分別為D1，D2，……，Dn，其中，D1D2……Dn，所述柵極介質層中的底部絕緣層與所述第二絕緣層的厚度均為D1；

生成柵極導體；

以及形成體區和源區。

2.根據權利要求1中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述階梯柵極介質層為二階氧化物；位于溝槽頂部的氧化物為頂部絕緣層，其厚度為D2；其中，D1D2。

3.根據權利要求2中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述底部絕緣層的厚度D1的范圍為

4.根據權利要求3中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述底部絕緣層的厚度D1的范圍為

5.根據權利要求1中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述位于外延半導體層內的溝槽深度范圍為1-12um，寬度范圍為0.1-5um。

6.根據權利要求1中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述屏蔽導體和柵極導體為多晶硅層。

7.根據權利要求1中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述第一絕緣層和第二絕緣層為氧化物或者氮化物。

8.根據權利要求1中所述的屏蔽柵-溝槽型MOSFET結構，其特征在于，所述形成第二絕緣層的步驟包括：

在所述溝槽的內部及溝槽側壁形成所述第二絕緣層，所述第二絕緣層覆蓋所述溝槽上部側壁和所述屏蔽導體的頂部；

在所述溝槽的上部填充多晶硅層；

采用所述多晶硅層作為硬掩模，刻蝕去除所述第二絕緣層位于所述多晶硅上部溝槽側壁的部分；以及

去除所述多晶硅層使得所述第二絕緣層在溝槽底部和側壁暴露。