[發明專利]一種基于FPGA的不同速率的接口轉換方法

有效

• 申請號: 202110351082.4
• 申請日: 2021-03-31
• 公開（公告）號: CN113204505B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 張向利;蔣浩云;王俊凱;董國華
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 桂林文必達專利代理事務所(特殊普通合伙) 45134
• 代理人: 張學平

本發明公開了一種基于FPGA的不同速率的接口轉換方法，通過GTP的數據線和控制線將主通信板卡的數據發送給低速緩存高速發送轉換模塊，其中，所述數據包括數據流和控制信號；在接收到數據流和對應的控制信號后，基于緩存發送方式將接收到的低速數據流整合成高速數據流，并發送到驅動發送模塊；利用所述驅動發送模塊將所述高速數據流轉換成串行數據，并將所述串行數據轉換成并行數據后發送至高速緩存低速發送轉換模塊；基于緩存發送方式將所述并行數據整合成所述低速數據流，并恢復出所述控制信號，然后將所述低速數據流和所述控制信號發送至從通信板卡，降低了不同速率接口轉化所需要的FPGA的內存資源。

技術領域

本發明涉及FPGA通信技術領域，尤其涉及一種基于FPGA的不同速率的接口轉換方法。

背景技術

以衛星星座系統為重要組成部分的天地一體化信息網絡，是支撐我國經濟發展以及國防信息化建設的重要網絡基礎，已成為我國“新基建”的重要發展方向。星間通信需要高效且穩定的傳輸速率，保證衛星之間大帶寬，高速率的數據傳輸，是天地一體化的重要基礎。

以北斗衛星為例，星際接口使用的通信芯片為TLK2711。芯片TLK2711具有自身的一套通信協議，與現在常用來處理高速數據的FPGA芯片內置的通信IP核GTP的通信協議并不相同。

GTP是FPGA上的低功耗吉比特收發器。GTP的位數為8位，速率可以實現到1Git/s，TLK2711的位數為16位，速率可以達到1.6Gbit/s～2.5Gbit/s。對于不同位數、不同速率的接口轉換在FPGA內部多使用的是“乒乓法”，在數據量很大的時候會占用大量的儲存資源，但是FPGA內部的儲存資源并不豐富，在數據量很大的時候可能導致FPGA內部的儲存資源不夠用的情況。

發明內容

本發明的目的在于提供一種基于FPGA的不同速率的接口轉換方法，降低了不同速率接口轉化所需要的FPGA的內存資源。

為實現上述目的，本發明提供了一種基于FPGA的不同速率的接口轉換方法，包括以下步驟：

通過GTP的數據線和控制線將主通信板卡的數據流發送給低速緩存高速發送轉換模塊；

在接收到所述數據流和對應的控制信號后，基于緩存發送方式將接收到的低速數據流整合成高速數據流，并發送到驅動發送模塊；

利用所述驅動發送模塊將所述高速數據流轉換成串行數據，并將所述串行數據發送給接收恢復模塊，通過所述接收恢復模塊將所述串行數據轉換成并行數據后發送至高速緩存低速發送轉換模塊；

基于緩存發送方式將所述并行數據整合成所述低速數據流，并恢復出所述控制信號，然后將所述低速數據流和所述控制信號發送至從通信板卡。

其中，在接收到數據流和對應的控制信號后，基于緩存發送方式將接收到的低速數據流整合成高速數據流，并發送到驅動發送模塊，包括：

通過所述數據流上的幀頭和幀尾與控制信號獲取數據幀的位置，并讀取所述數據幀的所述幀頭、有效數據和幀尾；

啟動寫入計數器對讀取的數據幀內的數據進行計數同時拉高FIFO的寫使能，將數據幀寫入FIFO，當所述寫入計數器計數滿一幀后對緩存內幀數計數器的計數值進行修改，同時拉低FIFO的所述寫使能，關閉寫數據；

當所述緩存內幀數計數器的所述計數值大于1時，拉高FIFO的讀使能并啟動讀取計數器對讀取的所述數據幀進行計數，直至一個所述數據幀讀取完成；

通過驅動控制線和驅動數據線將讀取的所述數據幀傳輸至驅動發送模塊。

其中，當所述緩存內幀數計數器的所述計數值大于1時，拉高FIFO的讀使能并啟動讀取計數器對讀取的所述數據幀進行計數，直至一個所述數據幀讀取完成之后，所述方法還包括：