[發明專利]自對準的掩模形成方法

在審

• 申請號: 202110349814.6
• 申請日: 2021-03-31
• 公開（公告）號: CN115148582A
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 楊瑞坤
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種自對準的掩模形成方法，通過刻蝕單晶硅基底形成離子注入或外延生長等工藝的掩模，可以使得掩模側壁做的很直，降低了工藝難度，保證了工藝精度；只需一次光刻即可形成用于不同摻雜類型的離子注入或外延生長的掩模，具有自對準效果，避免嵌套對準的誤差；通過在單晶硅基底中預埋介質層，去除第一掩模形成第二掩模的步驟停止于預埋介質層，避免由于第一掩模不同部位關鍵尺寸的差異導致刻蝕均勻性差異。

技術領域

本發明涉及一種自對準的掩模形成方法。

背景技術

現有半導體工藝中，通常需要進行多次離子注入或外延生長等步驟，一般采用厚光阻或氧化硅、氮化硅等介質層作為離子注入或外延生長的掩模。

隨著便攜式電子設備小型化、高度集成化需求的不斷增加，半導體器件的關鍵尺寸（Critical Dimension）急劇縮小，例如CMOS圖像傳感器領域，隨著高像素、小體積需求的不斷提升，感光區和隔離區的離子注入深度越來越深，寬度越來越小，外延生長的溝槽深度也越來越深，寬度越來越小，所需掩模的深寬比達到例如10：1以上。

為形成所需的高深寬比的掩模，工藝難度加大，掩模側壁很難做到很直，從而影響離子注入區域或外延層的形貌和精度；當需要形成不同摻雜類型的離子注入區域或外延層時，需要通過兩次光刻分別形成用于不同摻雜類型的離子注入或外延生長的掩模，從而增加了嵌套對準的誤差。

發明內容

本發明的目的在于提供一種自對準的掩模形成方法，降低工藝難度，保證利用掩模進行的離子注入或外延生長等工藝精度，具有自對準效果，避免嵌套對準的誤差。

基于以上考慮，本發明提供一種自對準的掩模形成方法，包括：提供具有預埋介質層的單晶硅基底；刻蝕所述單晶硅基底形成第一溝槽，以所述第一溝槽之間的部分作為第一掩模；形成介質層填充第一溝槽，去除所述第一掩模停止于預埋介質層從而形成第二溝槽，以所述第二溝槽之間的部分作為第二掩模。

優選的，所述預埋介質層完全覆蓋或者部分覆蓋所述單晶硅基底。

優選的，所述提供具有預埋介質層的單晶硅基底的步驟包括：提供第一單晶硅基底，在所述第一單晶硅基底內部形成完全覆蓋的預埋介質層，在所述第一單晶硅基底表面外延形成第二單晶硅基底；所述刻蝕單晶硅基底形成第一溝槽的步驟停止于預埋介質層。

優選的，所述提供具有預埋介質層的單晶硅基底的步驟包括：提供第三單晶硅基底，在所述第三單晶硅基底表面形成部分覆蓋的預埋介質層，在所述第三單晶硅基底表面外延形成第四單晶硅基底。

優選的，所述第一掩模、第二掩模用于對所述單晶硅基底進行不同摻雜類型的離子注入或外延生長。

優選的，形成第一掩模之后，對所述單晶硅基底進行第一摻雜類型的離子注入，形成第一摻雜類型的離子注入區域；形成第二掩模之后，對所述單晶硅基底進行第二摻雜類型的離子注入，形成第二摻雜類型的離子注入區域。

優選的，所述第一摻雜類型的離子注入之前或多次離子注入之間，形成介質層覆蓋所述第一溝槽底部和側壁，通過控制所述第一溝槽底部的介質層的厚度，調節所述第一摻雜類型的離子注入區域的深度；通過控制所述第一溝槽側壁的介質層的厚度，調節所述第一摻雜類型的離子注入區域的寬度。

優選的，所述第二摻雜類型的離子注入之前或多次離子注入之間，形成介質層覆蓋所述第二溝槽底部和側壁，通過控制所述第二溝槽底部的介質層的厚度，調節所述第二摻雜類型的離子注入區域的深度；通過控制所述第二溝槽側壁的介質層的厚度，調節所述第二摻雜類型的離子注入區域的寬度。

優選的，形成所述第一掩模的步驟包括：通過光刻在單晶硅基底上形成圖案化的第三掩模，刻蝕所述單晶硅基底從而形成第一溝槽，第一溝槽之間的單晶硅基底、預埋介質層與其上方的第三掩模共同作為第一掩模。

優選的，采用熱氧化或沉積的方式形成覆蓋所述第一溝槽、第二溝槽底部和側壁的介質層。