[發(fā)明專利]用于高壓柵驅(qū)動芯片的高精度輸入信號接收電路

在審

• 申請?zhí)枺?/td>: 202110349707.3
• 申請日: 2021-03-31
• 公開（公告）號: CN113050744A
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計）人: 寧仁霞;侯麗;周云艷;何寧業(yè);汪禮;許媛;陳珍海
• 申請（專利權(quán)）人: 黃山學(xué)院
• 主分類號: G05F1/625
• 分類號: G05F1/625
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 韓鳳

本發(fā)明公開了一種用于高壓柵驅(qū)動芯片的高精度輸入信號接收電路，該電路包括：輸入ESD保護電路、正端電平判別電路、負端電平判別電路、RS觸發(fā)器電路和判別電平產(chǎn)生電路。所提供的高精度輸入信號接收電路，采用差分比較判別技術(shù)，邏輯電平的判別閾值由高共模抑制比的高精度差分基準電壓提供，對電源共模干擾引起的誤差進行充分抑制，從而實現(xiàn)高精度的輸入電平判別，可以廣泛應(yīng)用于各類高壓柵驅(qū)動芯片中。

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于高壓柵驅(qū)動芯片的高精度輸入信號接收電路，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)

在智能電網(wǎng)、移動通信以及新能源汽車等新興產(chǎn)業(yè)的牽引下，電力電子應(yīng)用系統(tǒng)要求進一步提高系統(tǒng)的效率、小型化和增加功能，特別要求系統(tǒng)裝備在尺寸、質(zhì)量、功率和效率之間的權(quán)衡，比如服務(wù)器電源管理、電池充電器和太陽能電場的微逆變器。新一代電力電子整機系統(tǒng)對其內(nèi)部高壓集成電路(HVIC)的可靠性、速度、智能化提出了更高的需求，從而進一步提高整機可靠性，并降低整機系統(tǒng)設(shè)計復(fù)雜度。高壓集成電路作為系統(tǒng)信號處理部分和執(zhí)行部分的橋梁，將高壓功率器件與控制電路、外圍接口電路及保護電路等集成在一起，需要在功率集成技術(shù)就是需要在有限的芯片面積上實現(xiàn)高低壓兼容、高性能、高效率與高可靠性。

高壓柵驅(qū)動集成電路用于滿足CPU控制器輸出接口提供的小功率電平信號和大功率輸出器件柵驅(qū)動所需要高壓大電流信號之間轉(zhuǎn)換驅(qū)動的需求。高壓柵驅(qū)動芯片的輸入控制信號為CPU控制器輸出的PWM方波信號，通常為標準的數(shù)字邏輯電平。為了提高驅(qū)動電路對輸入信號的兼容性，以及濾除輸入信號中可能存在的噪聲，在驅(qū)動電路的輸入端，驅(qū)動芯片必須設(shè)置接口電路，對輸入信號進行預(yù)處理。數(shù)字電路發(fā)展的早期，絕大多數(shù)數(shù)字器件都采用TTL和CMOS數(shù)字邏輯標準，其中邏輯高電平為5V。近幾年，在功耗低、體積小的便攜式設(shè)備和高速通信設(shè)備應(yīng)用需求驅(qū)動下，產(chǎn)生了許多針對不同應(yīng)用的低壓、高速的數(shù)字邏輯標準，例如LVTTL、LVCMOS、HSTL、SSTL、LVPECL等，邏輯高電平電壓不斷降低。

圖1示出了一種常用于高壓柵驅(qū)動芯片的基本輸入接口電路結(jié)構(gòu)，包括輸入ESD(靜電放電)保護電路、電平判別電路和中壓電平移位電路。接口電路不僅要完成信號的傳輸，還要完成對芯片內(nèi)部的電路的ESD保護，防止由于ESD造成對電路內(nèi)部的沖擊而損毀電路。常用于集成電路設(shè)計的ESD保護的電路有：橫向SCR、反向并聯(lián)二極管、齊納鉗位和CDM鉗位電路等。電平判別電路用于識別外部輸入電平是邏輯“0”還是“1”，由于外部信號存在很大干擾，電平判別電路必須具備足夠的抗干擾噪聲容限，具體電路實現(xiàn)通常包括2種形式，一種為Schmitt觸發(fā)器，一種為遲滯比較器。根據(jù)驅(qū)動芯片驅(qū)動對象和輸入邏輯信號的速度不同，Schmitt觸發(fā)器和遲滯比較器的實現(xiàn)電路存在很大差異。由于高壓柵驅(qū)動芯片的供電電壓VCC通常為15～20V的中壓電平，而輸入邏輯電平為低于5V的外部數(shù)字邏輯，為更精確地完成對輸入邏輯電平的判斷，輸入ESD和電平判別電路必須使用片內(nèi)低壓電源Vddin，通常為3-7V電壓。因此電平判別電路輸出的邏輯信號Din在進入芯片內(nèi)部控制邏輯之前，必須經(jīng)過一個中壓電平移位電路將高電平為Vddin的邏輯信號轉(zhuǎn)換為高電平為VCC的邏輯信號。

由于高壓柵驅(qū)動芯片的工作介于強電和弱電之間，因此其電源電壓波動和襯底噪聲非常嚴重，引起非常嚴重的共模干擾。圖1電路必須借助兩種電源電壓來實現(xiàn)輸入電平的接收判別工作，該電路有2點可以進行進一步優(yōu)化。首先是該電路需要的低壓電源Vddin必須和輸入邏輯信號兼容，其高電平電壓相對較低，因此片內(nèi)低壓電源Vddin更易受共模噪聲干擾；其次，由于高低電源電壓同時存在，必須一個中壓電平移位電路將高電平為Vddin的邏輯信號轉(zhuǎn)換為高電平為VCC的邏輯信號，增加了硬件開銷。如圖2所示，當電源電壓和地電壓因為外界干擾產(chǎn)生非常嚴重的共模尖峰干擾時，低壓電源Vddin會產(chǎn)生幅度相當?shù)募夥甯蓴_，輸入信號的高低電平判別輸出會出現(xiàn)一定的尖峰信號誤差，誤差寬度足夠?qū)挄r后續(xù)的濾波電路將難以濾除，形成數(shù)據(jù)錯誤。為此需要對共模噪聲的影響進行控制。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，針對高壓柵驅(qū)動芯片的系統(tǒng)應(yīng)用需求，提供一種只使用一種電源電壓的高精度輸入信號接收電路。