[發(fā)明專利]一種耦合封裝結(jié)構(gòu)及耦合方法有效
| 申請?zhí)枺?/td> | 202110349619.3 | 申請日: | 2021-03-31 | 
| 公開(公告)號: | CN115144967B | 公開(公告)日: | 2023-03-10 | 
| 發(fā)明(設(shè)計)人: | 孫杰;孫天博;李中宇;賈曉寧 | 申請(專利權(quán))人: | 北京摩爾芯光半導(dǎo)體技術(shù)有限公司 | 
| 主分類號: | G02B6/26 | 分類號: | G02B6/26 | 
| 代理公司: | 北京睿馳通程知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11604 | 代理人: | 方丁一 | 
| 地址: | 100094 北京市海淀區(qū)*** | 國省代碼: | 北京;11 | 
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 | 
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 耦合 封裝 結(jié)構(gòu) 方法 | ||
本申請公開了一種耦合封裝結(jié)構(gòu)及耦合方法,其中,所述耦合封裝結(jié)構(gòu)的第二待封裝元件的待耦合結(jié)構(gòu)突出于所述第二待封裝元件的保護(hù)層,且所述耦合方式為將第二待封裝元件以倒裝的方式與所述第一待封裝元件封裝,從而使得所述第一波導(dǎo)與所述待耦合結(jié)構(gòu)的側(cè)面緊密接觸,避免了從第一波導(dǎo)與所述待耦合結(jié)構(gòu)之間由于存在較大距離而導(dǎo)致的較大耦合損耗。
技術(shù)領(lǐng)域
本申請涉及芯片技術(shù)領(lǐng)域,更具體地說,涉及一種耦合封裝結(jié)構(gòu)及耦合方法。
背景技術(shù)
光子集成(Photonic Integrated Circuit,PIC)芯片是指使用光子集成技術(shù)制成的芯片,也可稱為光芯片。光子集成技術(shù)能夠與現(xiàn)有的半導(dǎo)體CMOS(Complementary Metal-Oxide-Semiconductor,互補金屬氧化物半導(dǎo)體)標(biāo)準(zhǔn)技術(shù)兼容,可與微電子集成電路集成,因此,集成光學(xué)芯片成為研究熱點,在通訊、傳感、計算、量子、生物等領(lǐng)域有廣泛的應(yīng)用。
光芯片與光纖陣列(Fiber Array,F(xiàn)A)或其他光芯片耦合的方式分為端面耦合和光柵垂直耦合。其中,光柵垂直耦合更適用于芯片快速測試,而端面耦合更偏向于做封裝產(chǎn)品。因此趨向于商業(yè)化的集成光學(xué)芯片多采用端面耦合方式。
但在目前的耦合封裝結(jié)構(gòu)中,光纖陣列與光芯片耦合或光芯片與光芯片耦合時,會導(dǎo)致較高的耦合損耗。
發(fā)明內(nèi)容
為解決上述技術(shù)問題,本申請?zhí)峁┝艘环N耦合封裝結(jié)構(gòu)及耦合方法,以解決耦合封裝結(jié)構(gòu)在耦合封裝時會導(dǎo)致較高的耦合損耗的問題。
為實現(xiàn)上述技術(shù)目的,本申請實施例提供了如下技術(shù)方案:
一種耦合封裝結(jié)構(gòu),包括:
第一待封裝元件,所述第一待封裝元件包括第一光芯片、位于所述第一光芯片中的第一波導(dǎo),所述第一待封裝元件還包括第一耦合端面和切割端面,在所述第一耦合端面一側(cè),所述第一波導(dǎo)的側(cè)面與所述第一耦合端面齊平,所述切割端面突出所述第一耦合端面;
第二待封裝元件,所述第二待封裝元件包括位于第二封裝元件底部的襯底、位于所述襯底一側(cè)的待耦合結(jié)構(gòu)以及第一保護(hù)層,所述第一保護(hù)層位于所述第二待封裝元件的頂部且包裹所述待耦合結(jié)構(gòu),所述待耦合結(jié)構(gòu)突出所述第一保護(hù)層設(shè)置;
所述第二待封裝元件以倒裝方式與所述第一待封裝元件封裝,以使所述第一波導(dǎo)與所述待耦合結(jié)構(gòu)的側(cè)面接觸。
可選的,還包括:
載體;
所述第一待封裝元件和所述第二待封裝元件均設(shè)置于所述載體的同一側(cè)。
可選的,還包括:
位于所述載體與所述第一保護(hù)層之間的高度調(diào)節(jié)層;
所述高度調(diào)節(jié)層用于配合所述第一保護(hù)層將所述待耦合結(jié)構(gòu)與所述第一波導(dǎo)設(shè)置在同一表面內(nèi)。
可選的,所述高度調(diào)節(jié)層的材料包括環(huán)氧樹脂。
可選的,所述載體包括印制電路板或陶瓷板。
可選的,所述第二待封裝元件包括光纖陣列;
所述襯底包括:位于第二待封裝元件底部的襯底;
所述第一保護(hù)層包括:位于第二待封裝元件頂部的包層;
所述待耦合結(jié)構(gòu)包括:多根光纖,所述多根光纖被所述第一保護(hù)層包裹;
所述待耦合結(jié)構(gòu)的一端突出所述第一保護(hù)層設(shè)置。
可選的,所述切割端面突出所述第一耦合端面的距離小于所述光纖的一端突出所述光纖陣列包層的距離。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京摩爾芯光半導(dǎo)體技術(shù)有限公司,未經(jīng)北京摩爾芯光半導(dǎo)體技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110349619.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
 - 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
 - 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
 - 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
 - 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
 - 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
 - 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
 - 鋼結(jié)構(gòu)連接結(jié)構(gòu)
 - 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
 - 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
 





