[發明專利]一種芯片的制造方法、制造設備和芯片

有效

• 申請號: 202110348496.1
• 申請日: 2021-03-31
• 公開（公告）號: CN113178385B
• 公開（公告）日: 2022-12-23
• 發明（設計）人: 王超;任宏志
• 申請（專利權）人: 青島惠科微電子有限公司;青島惠芯微電子有限公司;北海惠科半導體科技有限公司
• 主分類號: H01L21/228
• 分類號: H01L21/228;H01L21/265;H01L21/329;H01L29/861
• 代理公司: 深圳市百瑞專利商標事務所(普通合伙) 44240
• 代理人: 邢濤

本申請公開了一種芯片的制造方法、制造設備和芯片，所述制造方法包括步驟：將磷源和硅片層疊放置，使磷源擴散至硅片，在所述硅片的至少一面形成磷擴散結構層；去除經磷擴散后的所述硅片的其中一面上的所述磷擴散結構層；將鎵源涂布在去除磷擴散結構層的所述硅片的一面上，以進行鎵擴散，從而在所述硅片去除所述磷擴散結構層的一面形成有鎵擴散結構層；將硼源涂布在所述硅片形成有鎵擴散結構層的一面上，以進行硼擴散，從而在所述硅片去除所述磷擴散結構層的一面形成硼擴散結構層；將鉑源涂布在所述硅片形成有硼擴散結構層的一面上，以進行鉑擴散；在硼擴散前先進行鎵擴，使得硼結形成的結深平緩，改善現有的芯片的電壓離散性和壓降特性。

技術領域

本發明涉及的是半導體技術領域，尤其是涉及一種芯片的制造方法、制造設備和芯片。

背景技術

現代電力電子電路中的主回路不論是采用換流關斷的晶閘管，還是采用有自關斷能力的新型電力電子器件，都需要一個與之并聯的功率快恢復二極管，以通過負載中的無功電流，減小主開關器件電容的充電時間，同時抑制因負載電流瞬時反向時由寄生電感感應產生的高電壓。

半導體芯片的生產工藝需要在硼擴后、GPP生產前進行鉑擴處理，對配置好的鉑源需要進行攪拌、涂勻，然后將芯片裝舟、進爐、出爐、冷卻，因現有工藝中磷擴散后直接進行硼擴，產生的結深不平緩，導致芯片的電壓離散性大，壓降特性差等問題。

發明內容

本申請的目的是提供一種芯片的制造方法、制造設備和芯片，改善因生產工藝而導致的芯片電壓離散性大、壓降性差問題，使得整片芯片電壓分部更加均勻，改善產品特性。

本申請公開了一種芯片的制造方法，包括步驟：

將磷源和硅片層疊放置，使所述磷源擴散至所述硅片，在所述硅片的至少一面形成磷擴散結構層；

去除經所述磷擴散后的所述硅片的其中一面的所述磷擴散結構層；

將鎵源涂布在去除所述磷擴散結構層的所述硅片的一面上，以進行鎵擴散，從而在所述硅片去除所述磷擴散結構層的一面形成有鎵擴散結構層；

將硼源涂布在所述硅片形成有鎵擴散結構層的一面上，以進行硼擴散，從而在所述硅片去除所述磷擴散結構層的一面形成硼擴散結構層；

將鉑源涂布在所述硅片形成有硼擴散結構層的一面上，以進行鉑擴散；

采用經過所述鉑擴散后的硅片制備得到芯片。

可選的，在所述將鎵源涂布在去除所述磷擴散結構層的所述硅片的一面上，以進行鎵擴散，從而在所述硅片去除所述磷擴散結構層的一面形成有鎵擴散結構層的步驟中，在進行鎵擴散，以形成所述鎵擴散結構層的溫度控制在1200-1300℃。

可選的，所述將鎵源涂布在去除所述磷擴散結構層的所述硅片的一面上，以進行鎵擴散，從而在所述硅片去除所述磷擴散結構層的一面形成有鎵擴散結構層的步驟中，控制所述鎵擴散的擴散時間為5至 7小時。

可選的，所述將鉑源在所述硅片形成有硼擴散結構層的一面上，以進行鉑擴散的步驟中包括：

通過在所述硅片形成有硼擴散結構層的一面進行拋光。

可選的，在所述通過在所述硅片形成有硼擴散結構層的一面進行鉑離子注入以進行鉑擴散的步驟后包括：

在一預設溫度范圍內進行鉑深擴散；

其中，所述鉑深擴散時的所述預設溫度控制在800-950℃。

可選的，在所述去除經所述磷擴散后的所述硅片的其中一面的所述磷擴散結構層的步驟中包括：

通過噴砂去除磷擴散結；

將去除磷擴散結的硅片的一面進行拋光處理，拋光后的所述硅片的厚度控制在235-245微米。