[發明專利]一種存儲單元、存儲器陣列和全數字靜態隨機存儲器

有效

• 申請號: 202110347944.6
• 申請日: 2021-03-31
• 公開（公告）號: CN113012738B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 焦海龍;孫家聰
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/18;G11C8/14
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 郭燕

1.一種存儲單元，其特征在于，包括寫入控制電路、存儲電路、讀取控制電路、節點Q、節點VV_DD和節點QB；

所述寫入控制電路分別與節點Q、節點VV_DD和節點QB連接，用于所述存儲單元的寫入；所述寫入控制電路包括信號連接端CWL、信號連接端WWL_B、信號連接端WBL和信號連接端WBL_B，信號連接端CWL用于列寫入控制信號的輸入，信號連接端WWL_B用于行寫入控制信號的輸入，信號連接端WBL用于第一寫入數據信號的輸入，信號連接端WBL_B用于第二寫入數據信號的輸入；當信號連接端WWL_B和信號連接端CWL分別輸入的行寫入控制信號和列寫入控制信號都有效時，所述寫入控制電路用于將信號連接端WBL輸入的所述第一寫入數據信號通過節點Q輸出給所述存儲電路，或將信號連接端WBL_B輸入的所述第二寫入數據信號通過節點QB輸出給所述存儲電路；

所述存儲電路分別與節點Q、節點VV_DD和節點QB連接，所述存儲電路用于保持節點Q輸入的所述第一寫入數據信號或節點QB輸入的所述第二寫入數據信號，以作為所述存儲單元的存儲數據信號；

所述讀取控制電路與節點QB連接，用于所述存儲單元的讀取；所述讀取控制電路包括信號連接端RBL、信號連接端RWL_B和信號連接端RWL，信號連接端RBL用于讀取控制信號的輸入，信號連接端RWL_B和信號連接端RWL用于讀取數據信號的輸出；當信號連接端RBL輸入的讀取控制信號有效時，所述讀取控制電路通過節點QB獲取所述存儲電路保持的所述存儲數據信號，并通過信號連接端RWL_B或信號連接端RWL輸出；

所述存儲電路包括鎖存器，所述鎖存器包括晶體管P11、晶體管P12、晶體管N11和晶體管NP12；

晶體管P11的控制極與節點Q連接，晶體管P11的第一極與節點VV_DD連接，晶體管P11的第二極與節點QB連接；

晶體管P12的控制極與節點QB連接，晶體管P12的第一極與節點VV_DD連接，晶體管P12的第二極與節點Q連接；

晶體管N11的控制極與節點Q連接，晶體管N11的第一極與節點QB連接，晶體管N11的第二極接地；

晶體管N12的控制極與節點QB連接，晶體管N12的第一極與節點Q連接，晶體管N12的第二極接地；

所述寫入控制電路包括晶體管P13、晶體管P14、晶體管N10、晶體管N13、晶體管N14和節點EN；

晶體管P13的控制極與節點EN連接，晶體管P13的第一極用于電源信號V_DD的輸入，晶體管P13的第二極與節點VV_DD連接；

晶體管P14的控制極與信號連接端WWL_B連接，晶體管P14的第一極與信號連接端CWL連接，晶體管P14的第二極與節點EN連接；

晶體管N10的控制極與節點EN連接，晶體管N10的第一極與信號連接端WBL連接，晶體管N10的第二極與節點Q連接；

晶體管N13的控制極與節點EN連接，晶體管N13的第一極與信號連接端WBL_B連接，晶體管N13的第二極與節點QB連接；

晶體管N14的控制極與信號連接端WWL_B連接，晶體管N14的第一極與節點EN連接，晶體管N14的第二極接地。

2.如權利要求1所述的存儲單元，其特征在于，所述讀取控制電路包括晶體管N15、晶體管N16、晶體管P15和晶體管P16；

晶體管P15的控制極與節點QB連接，晶體管P15的第一極用于所述電源信號V_DD的輸入，晶體管15的第二極與晶體管P16的第一極連接；

晶體管P16的控制極與信號連接端RWL_B連接，晶體管P16的第二極與信號連接端RBL連接；

晶體管N15的控制極與信號連接端RWL連接，晶體管N15的第一極與信號連接端RBL連接，晶體管N15的第二極與晶體管N16的第一極連接；

晶體管N16的控制極與節點OB連接，晶體管N16的第二極接地。

3.如權利要求2所述的存儲單元，其特征在于，晶體管N10、晶體管N11、晶體管N12、晶體管N13、晶體管N14和晶體管N15為NMOS晶體管，晶體管P11、晶體管P12、晶體管P13、晶體管P14和晶體管P15為PMOS晶體管。