[發明專利]浮柵型分柵閃存器件結構及其制作工藝

有效

• 申請號: 202110347764.8
• 申請日: 2021-03-31
• 公開（公告）號: CN113113415B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 許昭昭;錢文生
• 申請（專利權）人: 華虹半導體（無錫）有限公司;上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521;H01L27/1156
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種浮柵型分柵閃存器件結構，其特征在于，所述浮柵型分柵閃存器件結構包括：襯底層，和生長在所述襯底層上的柵極結構；位于所述柵極結構兩側的襯底層中形成有源漏區；

所述柵極結構包括相間隔的第一分柵結構和第二分柵結構；

所述第一分柵結構和所述第二分柵結構均包括由下至上依次層疊的浮柵結構和控制柵結構；

所述第一分柵結構和第二分柵結構之間間隔有選擇柵結構；

所述控制柵結構包括P型摻雜控制柵多晶硅層，其中，所述P型摻雜控制柵多晶硅層的雜質注入劑量為5e14cm^-2～5e15cm^-2。

2.如權利要求1所述的浮柵型分柵閃存器件結構，其特征在于，所述選擇柵結構包括N型摻雜選擇柵多晶硅層。

3.如權利要求2所述的浮柵型分柵閃存器件結構，其特征在于，與所述選擇柵結構接觸的襯底層位置處形成第一注入區；所述第一注入區從所述襯底層上表面向下延伸，用于調整選擇管器件的閾值電壓。

4.如權利要求1所述的浮柵型分柵閃存器件結構，其特征在于，所述P型摻雜控制柵多晶硅層的雜質注入能量為2KeV～20KeV。

5.如權利要求1所述的浮柵型分柵閃存器件結構，其特征在于，所述柵極結構生長在閃存元胞區，所述閃存元胞區位置處的襯底層中形成有第二注入區；所述第二注入區從所述襯底層上表面向下延伸，用于調整浮柵存儲晶體管的閾值電壓，防止所述浮柵存儲晶體管穿通。

6.一種浮柵型分柵閃存器件結構的制作工藝，其特征在于，所述制作工藝包括以下步驟：

提供上表面依次沉積有浮柵結構和控制柵結構的襯底層；所述控制柵結構包括控制柵本征多晶硅層；

通過掩模層定義出閃存元胞區；

進行P型雜質離子注入，使得所述P型雜質離子進入所述閃存元胞區位置處的控制柵本征硅層中，形成P型摻雜控制柵多晶硅層；

在所述P型摻雜控制柵多晶硅層上，貼靠所述掩模層的兩側緣分別形成兩個第一側墻；

刻蝕去除所述閃存元胞區位置處，未覆蓋有所述第一側墻的控制柵結構，使得層浮柵結構外露；

在外露的所述浮柵結構上，貼靠兩個所述第一側墻的側緣分別形成兩個第二側墻；

刻蝕去除所述閃存元胞區位置處，未覆蓋有所述第一側墻和所述第二側墻的浮柵結構，使得襯底層外露；

制作選擇柵結構，使得所述選擇柵結構，與外露的所述襯底層接觸，且將位于不同兩側緣的第一側墻和第二側墻間隔；

在所述閃存元胞區的兩側制作形成源漏區；

其中，所述進行P型雜質離子注入，使得所述P型雜質離子進入所述在所述閃存元胞區位置處的控制柵多晶硅層中的步驟中，進行P型雜質離子注入的注入劑量為：5e14cm^-2～5e15cm^-2。

7.如權利要求6所述的浮柵型分柵閃存器件結構的制作工藝，其特征在于，所述進行P型雜質離子注入，使得所述P型雜質離子進入所述在所述閃存元胞區位置處的控制柵多晶硅層中的步驟中，進行P型雜質離子注入的注入能量為：2KeV～20KeV。