[發明專利]CMOS圖像傳感器及其制造方法

有效

• 申請號: 202110344986.4
• 申請日: 2021-03-31
• 公開（公告）號: CN112885857B
• 公開（公告）日: 2022-08-16
• 發明（設計）人: 陳廣龍;李佳龍;范曉
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種CMOS圖像傳感器，其特征在于，CMOS圖像傳感器的像素區中包括多個像素單元，各所述像素單元中包括一個光電二極管，各所述光電二極管之間隔離有深溝槽隔離結構；

所述深溝槽隔離結構形成于深溝槽中，所述深溝槽穿過N型外延層和第一本征外延層以及所述深溝槽的底部表面進入到第一P型外延層中，所述第一P型外延層、所述第一本征外延層和所述N型外延層從下往上依次疊加于P型摻雜的半導體襯底上；

第二本征外延層、第二P型外延層和第一介質層依次疊加在所述深溝槽的內側表面，非晶硅層將形成由有所述第二本征外延層、所述第二P型外延層和所述第一介質層的所述深溝槽完全填充，所述非晶硅層的頂部表面被回刻到低于所述深溝槽的頂部表面，在所述非晶硅層的頂部表面形成有第二介質層，所述第一介質層和所述第二介質層將所述非晶硅層封閉在內部；所述第一介質層的頂部表面等于或低于所述第二介質層的頂部表面，所述第二介質層的頂部表面低于所述深溝槽的頂部表面；

第三P型外延層形成于所述深溝槽的形成區域中以及形成于所述深溝槽外的所述N型外延層的表面上，在所述深溝槽的形成區域中所述第三P型外延層將所述第二介質層的頂部表面之上的所述深溝槽完全填充，所述第三P型外延層的頂部表面呈平坦結構且所述第三P型外延層的頂部表面高于所述深溝槽的頂部表面；

在所述第三P型外延層中形成有P型離子注入區和N型離子注入區，所述N型離子注入區的形成區域包括所述光電二極管的形成區域，所述P型離子注入區的形成區域包括所述深溝槽隔離結構的形成區域；

所述N型離子注入區的深度大于等于所述第三P型外延層的深度以使所述N型離子注入區的底部表面進入到所述N型外延層中；所述光電二極管的N型區由所述N型外延層和頂部對應的所述N型離子注入區縱向疊加而成，所述光電二極管的反偏時的耗盡區的深度由所述N型外延層的厚度和所述第三P型外延層的厚度和確定以實現對所述光電二極管進行縱向尺寸拓展；

所述光電二極管的I型區由所述N型區底部的所述第一本征外延層組成，所述光電二極管的P型區由所述I型區底部的所述第一P型外延層和所述半導體襯底組成；

所述深溝槽隔離結構由形成于所述深溝槽中的所述第二本征外延層、所述第二P型外延層、所述第一介質層、所述非晶硅層、所述第二介質層和頂部對應的所述P型離子注入區疊加而成。

2.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述半導體襯底為硅襯底，所述N型外延層為N型硅外延層，所述第一P型外延層、所述第二P型外延層和所述第三P型外延層都為P型硅外延層，所述第一本征外延層和所述第二本征外延層都為本征硅外延層。

3.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述深溝槽的關鍵尺寸為0.2微米～0.5微米。

4.如權利要求3所述的CMOS圖像傳感器，其特征在于：所述非晶硅層的頂部表面比所述深溝槽的頂部表面低0.4微米～0.8微米。

5.如權利要求4所述的CMOS圖像傳感器，其特征在于：所述第二介質層的頂部表面比所述深溝槽的頂部表面低0.1微米～0.2微米。

6.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述第一介質層為熱氧化層。

7.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述第二介質層為沉積形成的氧化硅；所述第二介質層的沉積工藝包括：HARP，HDP CVD，基于TEOS的CVD。