[發(fā)明專利]一種封裝基板的設(shè)計方法、封裝基板和芯片在審
| 申請?zhí)枺?/td> | 202110343397.4 | 申請日: | 2021-03-30 |
| 公開(公告)號: | CN113192923A | 公開(公告)日: | 2021-07-30 |
| 發(fā)明(設(shè)計)人: | 史曉蓉 | 申請(專利權(quán))人: | 新華三半導體技術(shù)有限公司 |
| 主分類號: | H01L23/498 | 分類號: | H01L23/498;H01L23/528;H01L21/48 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 610000 四川省成都市中國(四川)自由*** | 國省代碼: | 四川;51 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 封裝 設(shè)計 方法 芯片 | ||
本申請?zhí)峁┝艘环N封裝基板的設(shè)計方法、封裝基板和芯片,所述封裝基板包括積層buildup layer和核心層core layer,所述core layer包括多個信號孔;所述方法,包括:在所述core layer中的兩個信號孔的對角線上增加地線核心孔vss core via,用于為所述兩個信號孔傳遞的信號提供返回路徑。采用上述方法,處于對角線上的兩個信號孔傳遞的信號就可以通過地線核心孔返回到地端,從而減少了兩個信號孔之間信號的耦合,進而也就減少了串擾。
技術(shù)領(lǐng)域
本申請涉及集成電路技術(shù)領(lǐng)域,尤其涉及一種封裝基板的設(shè)計方法、封裝基板和芯片。
背景技術(shù)
隨著新應用的誕生,人工智能、計算機視覺和自動駕駛以及高性能計算的迅猛發(fā)展,數(shù)據(jù)的傳輸速率也越來越高,并行總線的雙倍速率(Double Data Rate,DDR)已經(jīng)發(fā)展到16Gbps,而串行總線的串并收發(fā)器Serdes也登上了112Gbps的舞臺。
由于數(shù)據(jù)傳輸速率越來越高,信號的上升沿越來越快,信號的質(zhì)量問題也越來越明顯,反射、振鈴、串擾、碼間干擾、電源噪聲和軌道塌陷等問題都會引起信號傳輸出現(xiàn)誤碼,甚至無法收到數(shù)據(jù)等現(xiàn)象。大部分數(shù)字系統(tǒng)所應用的信號接口都由大量的信號線通過重新分布層(RDL)、封裝、接插件、連接器以及PCB等方式進行傳輸,其中串擾將極大地影響系統(tǒng)的性能。當串擾為-20dB時,有10%的噪聲耦合到信號線;當串擾為-40dB時,有1%的噪聲耦合到信號線;當串擾為-60dB時,有1‰的噪聲耦合到信號線。對于56G Serdes的設(shè)計,規(guī)范要求信號線上的總串擾量不能超過3mV,對于1000mV的輸入信號,耦合到信號線上的串擾不能超過3‰,即-50dB,因此串擾優(yōu)化是封裝設(shè)計的重點之一。
現(xiàn)有技術(shù)中一般會通過增加信號線之間的間距、減少線寬、減少介質(zhì)厚度、增加VSS屏蔽、改變IP的凸點排布(bump map)或改變封裝管腳排布圖(ball map)來減少串擾。然而現(xiàn)有技術(shù)的提供的串擾方法,一般會受限于封裝設(shè)計的物理尺寸、材料、走線等等,例如現(xiàn)有技術(shù)在改變ball map時,是采用全包地ball pattern來減少串擾,但是全包地ballpattern會使基板的封裝尺寸增加進而導致成本增加。
因此,如何能減少封裝設(shè)計中的串擾且不增加成本是值得考慮的技術(shù)問題之一。
發(fā)明內(nèi)容
有鑒于此,本申請?zhí)峁┮环N封裝基板的設(shè)計方法、封裝基板和芯片,用以減少封裝設(shè)計中的串擾且不增加成本。
具體地,本申請是通過如下技術(shù)方案實現(xiàn)的:
根據(jù)本申請的第一方面,提供一種封裝基板的設(shè)計方法,用于對封裝基板進行設(shè)計,所述封裝基板包括積層buildup layer和核心層core layer,所述core layer包括多個信號孔;所述方法,包括:
在所述core layer中的兩個信號孔的對角線上增加地線核心孔vss core via,用于為所述兩個信號孔傳遞的信號提供返回路徑。
根據(jù)本申請的第二方面,提供一種封裝基板,包括:
積層buildup layer和核心層core layer;
其中,所述core layer中的兩個信號孔的對角線上具有地線核心孔vss corevia,所述vss core via用于為所述兩個信號孔傳遞的信號提供返回路徑。
根據(jù)本申請的第三方面,提供一種芯片,該芯片為采用本申請第一方面所提供的方法封裝得到的。
根據(jù)本申請的第四方面,提供一種電子設(shè)備,包括處理器和機器可讀存儲介質(zhì),機器可讀存儲介質(zhì)存儲有能夠被處理器執(zhí)行的計算機程序,處理器被計算機程序促使執(zhí)行本申請實施例第一方面所提供的方法。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于新華三半導體技術(shù)有限公司,未經(jīng)新華三半導體技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110343397.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





