[發(fā)明專利]一種具有中介層的封裝結(jié)構(gòu)在審
| 申請?zhí)枺?/td> | 202110342685.8 | 申請日: | 2021-03-30 |
| 公開(公告)號: | CN113097179A | 公開(公告)日: | 2021-07-09 |
| 發(fā)明(設(shè)計)人: | 胡楠;孔劍平;王琪;崔傳榮 | 申請(專利權(quán))人: | 浙江毫微米科技有限公司 |
| 主分類號: | H01L23/538 | 分類號: | H01L23/538;H01L25/065;H01L25/18 |
| 代理公司: | 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319 | 代理人: | 莎日娜 |
| 地址: | 310000 浙江省杭州*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 具有 中介 封裝 結(jié)構(gòu) | ||
本發(fā)明實施例提供了一種具有中介層的封裝結(jié)構(gòu),涉及集成電路芯片技術(shù)領(lǐng)域。該封裝結(jié)構(gòu)包括:有源中介層;M個小芯片,位于所述有源中介層的上方,并與所述有源中介層固定連接,且所述M個小芯片之間電連接;無源中介層,位于所述無源中介層的下方,并與所述有源中介層固定連接;封裝襯底,位于所述無源中介層的下方,并與所述無源中介層固定連接;其中,M為大于1的正整數(shù)。本發(fā)明上述方案,將無源中介層和有源中介層的優(yōu)勢進行結(jié)合,不僅可以節(jié)省芯片的面積,還可以減少生產(chǎn)成本,提高生產(chǎn)良率。
技術(shù)領(lǐng)域
本發(fā)明涉及集成電路芯片技術(shù)領(lǐng)域,尤其涉及一種具有中介層的封裝結(jié)構(gòu)。
背景技術(shù)
隨著摩爾定律的放慢和半導(dǎo)體面積成本的增加,出現(xiàn)了新的體系結(jié)構(gòu)和封裝技術(shù),通過晶體管工藝縮放實現(xiàn)系統(tǒng)改進。近年來,多裸芯集成技術(shù)受到關(guān)注。芯片級集成技術(shù)不同于現(xiàn)代的片上系統(tǒng)(System-on-a-chip,SOC)整體式地制造在單個大芯片上,而是將多個半導(dǎo)體芯片(每個芯片單獨制造)集成到一個封裝結(jié)構(gòu)中。
從歷史上看,多芯片模塊(Multichip Module,MCM)封裝已用于將多個小芯片集成到單個基板上,為小芯片集成提供平臺。但與片上互連相比,粗間距基板互連只能提供有限的帶寬,從而降低了效率并增加了延遲。但是,這些限制可以通過使用細間距的硅中介層來解決,該中介層已在商業(yè)產(chǎn)品中用于集成3D高帶寬存儲器。如今,中介層技術(shù)主要分為無源中介層和有源中介層。
傳統(tǒng)上,片上網(wǎng)絡(luò)(Network on Chip,NOC)部署在片內(nèi)的裸芯上,這樣產(chǎn)生兩個問題:一方面,網(wǎng)絡(luò)帶寬與小芯片上金屬層的數(shù)量和密度相關(guān),增加金屬層會增加芯片成本和良率;另一方面,片上網(wǎng)絡(luò)會消耗大量小芯片chiplet間的互連資源。
如果采用無源中介層passive interposer部署NOC,路由器件必須放置在小芯片chiplet中,降低了良率、提升了芯片面積的成本;如果采用有源中介層activeinterposer,即將有源器件(如:路由器或中繼器repeater)部署在中介層,制造成本是無源中介層的數(shù)倍;另外,隨著有源中介層硅片尺寸的增加,生產(chǎn)良率降低,進一步增加成本。
發(fā)明內(nèi)容
本發(fā)明提供一種具有中介層的封裝結(jié)構(gòu),以便在一定程度上解決現(xiàn)有中介層技術(shù)部署NOC會降低良率且制造成本較高的問題。
本發(fā)明實施例提供了一種具有中介層的封裝結(jié)構(gòu),該封裝結(jié)構(gòu)包括:
有源中介層;
M個小芯片,位于所述有源中介層的上方,并與所述有源中介層固定連接,且所述M個小芯片之間電連接;
無源中介層,位于所述有源中介層的下方,并與所述有源中介層固定連接;
封裝襯底,位于所述無源中介層的下方,并與所述無源中介層固定連接;
其中,M為大于1的正整數(shù)。
可選的,所述M個小芯片中每一小芯片均包含有第一路由器件,所述M個小芯片通過所述第一路由器件互連。
可選的,所述M個小芯片的每一小芯片外側(cè)均包裹有封裝材料;
不同小芯片中的第一路由器件通過第一導(dǎo)電線穿過所述封裝材料互連。
可選的,在所述M個小芯片中的目標小芯片包含的第一路由器件的數(shù)量為N個的情況下,N個第一路由器件之間電連接;
其中,N為大于1的正整數(shù)。
可選的,所述有源中介層包括:第二路由器件;
所述第二路由器件與所述第一路由器件電連接。
可選的,所述有源中介層中設(shè)置有硅通孔;
所述第二路由器件通過所述硅通孔與所述第一路由器件電連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于浙江毫微米科技有限公司,未經(jīng)浙江毫微米科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110342685.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





