[發明專利]一種差分輸出的數控雙頻低噪聲放大器電路

在審

• 申請號: 202110342556.9
• 申請日: 2021-03-30
• 公開（公告）號: CN112968680A
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 段吉海;曾威;韋保林;徐衛林;韋雪明;岳宏衛
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: H03F3/193
• 分類號: H03F3/193;H03F1/26
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

本發明公開一種差分輸出的數控雙頻低噪聲放大器電路，其包括輸入阻抗匹配網絡、放大級、差分輸出級和負載級。與傳統獨立通道的雙頻低噪聲放大器相比，本發明共用了帶源極負反饋共柵放大器，提高了電路的功率增益，同時在芯片的面積、成本以及電路利用率也有明顯的提高。與傳統獨立通道的雙頻低噪聲放大器相比，本發明采用開關控制偏置電壓的關斷，設計難度變低，設計的靈活性變強，使電路在各個頻段上得到良好的噪聲性能和阻抗匹配效果。本發明通過開關控制對頻段通路的選擇，有效的降低了系統的功耗。

技術領域

本發明涉及射頻集成電路設計技術領域，具體涉及一種差分輸出的數控雙頻低噪聲放大器電路。

背景技術

低噪聲放大器是射頻接收機的第一個放大器電路，此類放大器能夠處理接近噪聲電平的很微弱的信號。因此低噪聲放大器電路對接收機的整體性能尤為重要。另外，隨著5G無線通信系統的快速發展，單芯片集成更多標準、多頻的射頻接收機芯片有著更高的要求，以節省芯片的面積，降低芯片的成本。

在低噪聲放大器電路中，可實現雙頻段的有多種方式，其中采用兩個獨立通路的低噪聲放大器具有設計簡單，性能良好等優點。但是在每一個頻段都需要使用一個獨立的低噪聲放大器不但會造成芯片面積增大的問題，而且會增加系統的整體功耗。同時在實現雙頻低噪聲放大器中還存在幾個技術問題，一是需要采用開關電路來進行頻率的切換，但是MOS晶體管作開關器件，會引入大的寄生電容和噪聲，造成開關特性并不理想；二是晶體管本身端口之間有饋通，很容易造成輸入信號的干擾，會對電路的性能造成影響；三是由于低噪聲放大器后一級直接連接的混頻器，就需要有一個差分的輸出，而常用的解決方法是加一個巴倫輸出，但是這會加大芯片的面積，不利于芯片的集成度，從而加大芯片的成本。

發明內容

本發明為解決上述技術問題，提出一種差分輸出的數控雙頻低噪聲放大器電路。

為解決上述問題，本發明是通過以下技術方案實現的：

一種差分輸出的數控雙頻低噪聲放大器電路，包括輸入阻抗匹配網絡、放大級、差分輸出級和負載級。

輸入阻抗匹配網絡由隔直電容C1-C2、柵極電感L1-L2和電阻R1-R2組成；隔直電容C1的一端形成該差分輸出的數控雙頻低噪聲放大器電路的第一頻段輸入端RFin1，電阻R1的一端接第一偏置電壓Vbias1，柵極電感L1的一端連接隔直電容C1和電阻R1的另一端，柵極電感L1的另一端連接放大級的NMOS管N1的柵極；隔直電容C2的一端形成該差分輸出的數控雙頻低噪聲放大器電路的第二頻段輸入端RFin2，電阻R2的一端接第二偏置電壓Vbias2，柵極電感L2的一端連接隔直電容C2和電阻R2的另一端，柵極電感L2的另一端連接放大級的NMOS管N2的柵極。

放大級由NMOS管N1-N4以及隔直電容C3和隔直電容C4組成；NMOS管N1漏極連接電感L3的一端以及隔直電容C3和隔直電容C4的一端，NMOS管N1源極接地線；NMOS管N3的柵極連接電阻R3的一端和隔直電容C3的另一端，電阻R3的另一端接第一偏置電壓Vbias1，NMOS管N3漏極和NMOS管N4漏極連接差分輸出級的電感L4的一端，NMOS管N3源極接地線；NMOS管N2漏極連接電感L3的一端以及隔直電容C3和隔直電容C4的一端，NMOS管N2源極接地線；NMOS管N4的柵極連接電阻R4的一端和隔直電容C4的另一端，電阻R4的另一端接第二偏置電壓Vbias2，NMOS管N4漏極和NMOS管N3漏極連接差分輸出級的電感L4的一端，NMOS管N4源極接地線。