[發(fā)明專利]一種處理器、數(shù)據(jù)處理方法及電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202110340999.4
• 申請(qǐng)日: 2021-03-30
• 公開(kāi)（公告）號(hào): CN113051218A
• 公開(kāi)（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 班學(xué)歷;肖啟華;王眈宇;莫志堅(jiān)
• 申請(qǐng)（專利權(quán)）人: 聯(lián)想（北京）有限公司
• 主分類號(hào): G06F15/80
• 分類號(hào): G06F15/80;G06F1/3234
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 尹秀

1.一種處理器，包括：

至少三個(gè)處理單元，所述至少三個(gè)處理單元包括：第一處理單元、第二處理單元及第三處理單元，，其中：

所述第一處理單元能夠獲取傳送給所述處理器的數(shù)據(jù)，確定所述數(shù)據(jù)由第一處理單元、第二處理單元或第三處理單元進(jìn)行處理；

所述第二處理單元用于執(zhí)行處理神經(jīng)網(wǎng)絡(luò)算法；

所述第三處理單元用于執(zhí)行對(duì)數(shù)據(jù)進(jìn)行特征提取的算法；

系統(tǒng)控制單元，能夠控制所述至少三個(gè)處理單元中每個(gè)處理單元的供電狀態(tài)信息；

存儲(chǔ)單元，至少用于存儲(chǔ)所述第一處理單元、第二處理單元及第三處理單元進(jìn)行數(shù)據(jù)處理的處理算法。

2.根據(jù)權(quán)利要求1所述的處理器，其中，所述存儲(chǔ)單元還能用于存儲(chǔ)不少于一個(gè)傳感器檢測(cè)到的數(shù)據(jù)；

所述第一處理單元能夠獲取傳送給所述處理器的數(shù)據(jù)，包括：

所述第一處理單元能夠獲取所述存儲(chǔ)單元存儲(chǔ)的不少于一個(gè)傳感器檢測(cè)到的數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的處理器，其中，

所述存儲(chǔ)單元還能夠用于存儲(chǔ)所述第一處理單元、第二處理單元及所述第三處理單元處理所述數(shù)據(jù)后得到的處理結(jié)果。

4.根據(jù)權(quán)利要求3所述的處理器，其中，

所述第一處理單元將所述第一處理單元、第二處理單元或第三處理單元得到的處理結(jié)果存儲(chǔ)至所述存儲(chǔ)單元，發(fā)送所述處理結(jié)果存儲(chǔ)至所述存儲(chǔ)單元的通知信息至中央處理器；

所述存儲(chǔ)單元還用于基于所述中央處理器的調(diào)取指令將存儲(chǔ)的所述處理結(jié)果發(fā)送至所述中央處理器。

5.根據(jù)權(quán)利要求1所述的處理器，其中，還包括：

開(kāi)關(guān)模塊，至少包括兩種狀態(tài)，

在所述開(kāi)關(guān)模塊處于第一狀態(tài)時(shí)，所述第一處理單元能夠獲取音頻數(shù)據(jù)，以便所述處理器能夠?qū)λ鲆纛l數(shù)據(jù)中的部分進(jìn)行超聲波檢測(cè)；

在所述開(kāi)關(guān)模塊處于第二狀態(tài)時(shí)，所述第一處理單元不獲取所述音頻數(shù)據(jù)。

6.根據(jù)權(quán)利要求1所述的處理器，其中，

所述第一處理單元還能夠通過(guò)正反插接口獲得外接設(shè)備的數(shù)據(jù)，以便所述處理器能夠?qū)λ鐾饨釉O(shè)備的數(shù)據(jù)進(jìn)行處理。

7.根據(jù)權(quán)利要求6所述的處理器，其中，所述第一處理單元還能夠通過(guò)正反插接口獲得外接設(shè)備的數(shù)據(jù)，包括：

所述第一處理單元與所述正反插接口連通，使所述正反插接口具備兩條傳輸線路；

所述正反插接口的第一傳輸線路為：所述第一處理單元通過(guò)所述正反插接口獲得所述外接設(shè)備的第一數(shù)據(jù)；

所述正反插接口的第二傳輸線路為：中央處理單元通過(guò)所述正反插接口獲得所述外接設(shè)備的第二數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的處理器，其中，

所述第一處理單元還能夠基于所述外接設(shè)備的第一數(shù)據(jù)輸出控制指令，所述控制指令通過(guò)所述正反插接口的第一傳輸線路傳輸至所述外接設(shè)備，以使所述外接設(shè)備基于所述控制指令進(jìn)行調(diào)節(jié)。

9.一種數(shù)據(jù)處理方法，包括：

獲得傳輸至第一處理單元的數(shù)據(jù)；

對(duì)所述數(shù)據(jù)進(jìn)行分析，確定通過(guò)所述第一處理單元、第二處理單元或第三處理單元對(duì)所述數(shù)據(jù)進(jìn)行處理；

其中，所述第二處理單元用于執(zhí)行處理神經(jīng)網(wǎng)絡(luò)算法，所述第三處理單元用于執(zhí)行對(duì)數(shù)據(jù)進(jìn)行特征提取的算法，所述第一處理單元、第二處理單元及第三處理單元進(jìn)行數(shù)據(jù)處理的處理算法存儲(chǔ)至同一個(gè)存儲(chǔ)單元。

10.一種電子設(shè)備，包括：

不少于一個(gè)傳感器，用于檢測(cè)數(shù)據(jù)，并發(fā)送至處理器；

中央處理器，用于獲取所述處理器輸出的處理結(jié)果；

處理器，包括：系統(tǒng)控制單元、存儲(chǔ)單元及至少三個(gè)處理單元，其中，所述至少三個(gè)處理單元包括：第一處理單元、第二處理單元及第三處理單元，其中：

所述第一處理單元能夠獲取傳送給所述處理器的數(shù)據(jù)，確定所述數(shù)據(jù)由第一處理單元、第二處理單元或第三處理單元進(jìn)行處理；

所述第二處理單元用于執(zhí)行處理神經(jīng)網(wǎng)絡(luò)算法；

所述第三處理單元用于執(zhí)行對(duì)數(shù)據(jù)進(jìn)行特征提取的算法；

系統(tǒng)控制單元，能夠控制所述至少三個(gè)處理單元中每個(gè)處理單元的供電狀態(tài)信息；

存儲(chǔ)單元，至少用于存儲(chǔ)所述第一處理單元、第二處理單元及第三處理單元進(jìn)行數(shù)據(jù)處理的處理算法，并將所述至少三個(gè)處理單元進(jìn)行數(shù)據(jù)處理得到的處理結(jié)果進(jìn)行輸出。